10M网线制作时为何通断测试正常却无法协商10M速率？

Question

10M网线制作时通断测试正常却无法协商10M速率，常见原因在于**线序错误但未导致开路**。通断仪仅检测8芯是否物理连通（如将1↔2、3↔6误接为1↔3、2↔6），而10BASE-T虽仅需1/2/3/6四芯（收发各一对），但严格要求**1-2为发送差分对、3-6为接收差分对**，且须同属一根双绞线（即1&2、3&6必须来自同一对绞线）。若线序混乱（如T568A/T568B混用）、错对（如用1&3替代1&2）或解绞过长（>13mm），虽导通，但会严重破坏差分信号的共模抑制与阻抗匹配，导致信号畸变、信噪比恶化，PHY芯片无法完成链路训练与速率协商。此外，劣质线缆、水晶头压接不良（铜芯未刺破绝缘层）或RJ-45插针接触电阻过大，亦可能通过通断测试，却在10M信号电平（±2.5V）下引发边沿抖动或幅度衰减，使自动协商失败。建议使用带线序+线对识别功能的专业线缆测试仪复测。

Answer 1

```html

一、现象层：通断正常却无法协商10M速率——表象与矛盾

现场常见场景：使用简易蜂鸣式通断仪测试，8芯全部导通、无短路/开路告警；网线两端接入交换机与PC后，链路指示灯常亮（物理层UP），但速率始终显示“100Mbps”或“0Mbps”，甚至反复闪断；ethtool eth0 显示 Link detected: yes 但 Speed: Unknown! 或 Auto-negotiation: off。该现象本质是PHY芯片在10BASE-T自动协商（IEEE 802.3 Clause 28）阶段失败，而非物理连接中断。

二、协议层：10BASE-T对差分对的刚性约束

• 信号拓扑强制要求：10BASE-T仅使用4芯（Pin1/2发、Pin3/6收），但必须构成两组独立双绞线差分对——即1&2必须来自同一根双绞线（通常为蓝/白蓝），3&6必须来自另一根双绞线（通常为绿/白绿）；
• 阻抗匹配基准：标准双绞线标称特性阻抗为100±15Ω，而错对（如1&3）或混对（如1&7）将导致局部阻抗突变（实测可达35–65Ω），引发信号反射；
• 共模抑制失效：当发送对（1-2）与接收对（3-6）不满足同轴绞距（典型1.5–2.0 twist/m）时，外部EMI耦合到两线的幅度/相位失配，CMRR从理想≥30dB骤降至＜12dB。

三、物理层：线序错误的隐蔽性分类与实测影响

错误类型	通断仪表现	10M协商失败机理	典型实测参数恶化
T568A/T568B混接（一端A一端B）	全通（误判为直通线）	1-2发对被拆散，实际形成1-3/2-6错对，差分电压不对称	眼图闭合度＞65%，抖动RMS＞1.8ns
解绞超长（＞13mm）	全通	近端串扰（NEXT）升高12–18dB，破坏MLT-3编码边沿完整性	信噪比SNR＜18dB（要求≥24dB）
水晶头压接铜芯未刺破绝缘层	通断仪施加低电压（＜5V）可导通	接触电阻＞5Ω，在±2.5V电平下产生＞300mV直流偏置，使接收端判决阈值漂移	信号幅度衰减达3.2dB，边沿上升时间延长40%

四、诊断层：超越通断测试的专业验证路径

推荐采用支持以下功能的线缆认证测试仪（如Fluke DSX-5000、IDEAL LANTEK IV）：

1. 线序+线对映射双模检测（识别Pin1是否真正连至远端Pin1，且属于同一物理双绞线）；
2. 插入损耗（Insertion Loss）、近端串扰（NEXT）、回波损耗（Return Loss）全频段扫频（1–10MHz）；
3. 阻抗曲线分析（沿链路每0.5m采样），定位压接不良/解绞点位置；
4. 支持10BASE-T专用模板测试（TIA-568-C.2 Annex D），输出“Pass/Fail at 10MHz”结论。

五、根因层：从材料到工艺的全栈失效链

graph LR
A[劣质非屏蔽双绞线] --> B[绞距不均/铝包铜芯]
B --> C[高频趋肤效应加剧]
C --> D[10MHz下特性阻抗波动＞±25Ω]
D --> E[PHY芯片PLL失锁]
E --> F[协商状态机卡死在AN_COMPLETE=0]
F --> G[Link UP but Speed = 0]

六、实践层：高可靠性10M网线制作黄金准则

• 严格统一两端线序标准（T568B为工业首选），禁用“交叉线思维”制作10M直连；
• 剥线后双绞线解绞长度≤10mm（建议8mm），使用带限位槽的压线钳；
• 水晶头压接后执行“拉力测试”：施加≥80N轴向拉力，观察线芯是否滑脱；
• 完成制作后，必须使用支持“Wiremap + Length + Impedance”三合一模式的仪表复测，不可依赖简易通断仪。

七、进阶层：PHY寄存器级故障取证方法

对于高端网络设备，可通过MDIO接口读取PHY芯片内部寄存器定位协商失败环节：

# 示例：读取Marvell 88E1111的AN状态寄存器（地址0x01）
$ mii-tool -w eth0 -r 0x01
# 返回值0x7809表示：AN_ENABLE=1, AN_RESTART=0, AN_COMPLETE=0, AN_PAGE_RX=0
# 表明协商已启动但未完成，需进一步检查LINK_STATUS（0x01）与PHY_STATUS（0x11）

若AN_COMPLETE=0持续存在，结合线缆测试数据，可100%排除PHY硬件故障，锁定物理层缺陷。

八、演进层：为何100BASE-TX对此更敏感？

虽然问题聚焦10M，但需指出：100BASE-TX（100Mbps）对线序错误的容忍度更低——其采用MLT-3编码，要求四芯全参与（1-2/3-6收发），且工作频率升至31.25MHz，此时解绞＞13mm将导致NEXT恶化＞22dB，直接触发PCS层CRC错误率＞10⁻⁴，触发链路down。这也解释了为何某些“10M能通但100M不通”的线缆，在10M模式下仍可能因PHY降速策略偶然建立链路，造成误判。

```