Allegro自动打孔为何无法识别差分对？

Question

在Allegro中启用自动打孔（Auto Via）功能时，常出现无法识别差分对（Differential Pair）的问题，导致仅对单端网络添加过孔，破坏差分阻抗连续性。根本原因在于：Allegro默认的自动打孔逻辑基于“Net”而非“Net Class”或“Differential Pair”对象——即使已正确定义差分对并分配至同一Diff Pair Class，若未在Setup → Constraints → Physical中为该差分对显式启用“Via on Diff Pair”约束，或未在Auto Via设置中勾选“Apply to Differential Pairs”，系统将忽略其差分属性。此外，差分对命名不规范（如未使用“_P/_N”后缀）、网络未完成布线（仅部分走线）、或约束未正确更新（需执行Verify Design），均会导致识别失败。建议：① 检查Diff Pair定义完整性；② 在Physical Constraint Set中为差分对单独启用Via规则；③ 运行Constraint Manager刷新；④ 优先使用交互式打孔（Place → Via）配合差分对选择，确保成对过孔同步添加。

Answer 1

```html

一、现象层：自动打孔（Auto Via）对差分对“视而不见”

在Allegro PCB Designer（17.4+及更新版本）中启用Auto Via功能后，工程师常观察到：当光标划过已布线的差分走线（如PCIe_TX0_P/N、USB_DP/DN）时，系统仅在单端网络（如_TX0_P）上生成过孔，而另一端（_TX0_N）完全无响应——导致差分路径中断、回流不均衡、共模噪声激增。该现象在高速设计（≥5 Gbps）中直接引发眼图闭合、误码率超标等SI问题。

二、配置层：三大隐性开关未激活，差分语义被系统“降级”

• 约束开关缺失：Setup → Constraints → Physical → [Diff Pair Class] → 右键 → “Edit Constraint” → 必须勾选 Via on Diff Pair: Enabled（默认为Disabled）
• Auto Via策略开关关闭：Route → Auto Route → Setup → Auto Via → 勾选 Apply to Differential Pairs（关键！未勾选则算法强制按Net粒度处理）
• 命名规范未对齐：差分网络名必须严格满足 Allegro 差分识别协议：xxx_P/xxx_N（或xxx+/-），且P/N后缀需在同一层级（如CLK_PCIE_P & CLK_PCIE_N ✅；CLK_P & CLK_N1 ❌）

三、数据流层：Constraint Manager 的状态同步机制失效

即使完成上述配置，若未执行以下操作，Allegro内部约束数据库仍维持旧快照：

1. 打开 Constraints → Constraint Manager
2. 切换至 Physical 页签 → 点击右上角 Refresh 按钮（非自动刷新）
3. 运行 Verify Design → Physical → Run（强制重载所有约束并标记冲突）

⚠️ 注意：Verify Design 不仅校验DRC，更是触发“差分对对象注册”的关键事件——未执行则Diff Pair Class在底层仍不参与Auto Via决策树。

四、架构层：Allegro自动打孔引擎的设计范式解析

Allegro Auto Via本质是基于“Net-centric”拓扑扫描器，其执行流程如下：

graph TD
  A[启动Auto Via] --> B{扫描当前区域所有Net}
  B --> C[提取Net所属Net Class]
  C --> D{是否属于Diff Pair Class?}
  D -- 否 --> E[按单端Net添加Via]
  D -- 是 --> F[检查Via on Diff Pair约束是否Enabled?]
  F -- 否 --> E
  F -- 是 --> G[检查Apply to Differential Pairs是否勾选?]
  G -- 否 --> E
  G -- 是 --> H[调用Diff Pair-aware Via Generator]
  H --> I[同步生成P/N双Via，间距/叠层/尺寸严格耦合]

五、实践层：四步黄金验证法（面向5年+工程师的深度排查）

步骤	操作指令	预期结果	失败信号
① Diff Pair定义审计	Setup → Constraints → Electrical → Differential Pairs → 查看Target Nets列	显示完整P/N两网，Status为Active	仅显示单网，或Status为Incomplete
② 物理约束穿透检查	Constraint Manager → Physical → 展开Diff Pair Class → 查看Via项	Via on Diff Pair = Enabled，且Via Definition已绑定	显示“Not Defined”或灰色禁用态
③ 实时约束生效验证	Route → Add Connect → 选中差分走线 → 右键 → Show Constraint	弹窗中明确显示“Via: Enabled for Diff Pair”	仅显示“Via: Enabled for Net”

六、进阶建议：构建差分安全的Via工作流

对于10G+ SerDes设计，推荐组合策略：

• 防御性建模：在Constraint Manager中为Diff Pair Class单独创建Via Stack（含精确anti-pad、thermal relief控制），禁用全局Via库继承
• 交互式优先：使用 Place → Via → Select Differential Pair（而非Auto Via），确保P/N Via坐标、层叠、尺寸100%同步生成
• 脚本加固：部署Skill脚本（如check_diff_via_enabled.il）在Save前自动扫描所有Diff Pair的Via约束状态并告警

```