影评周公子 2026-02-27 14:50 采纳率: 99%
浏览 0
已采纳

AD24输出报表时PCB层叠信息缺失如何解决?

在Altium Designer 24(AD24)中,导出Gerber、ODB++或制造报表(如Fabrication Drawings、Layer Stack Report)时,常出现PCB层叠信息(如介质厚度、铜厚、叠构顺序、材料类型等)缺失或为空的问题。根本原因在于:AD24默认的层叠管理器(Layer Stack Manager)中若未显式启用“Export Layer Stack to Output Jobs”选项,或未在Output Job文件中正确绑定“Layer Stack Report”输出类型,相关参数便不会写入报表;此外,使用旧版PCB文档迁移至AD24后,层叠元数据可能未自动升级,导致字段丢失。该问题易引发PCB厂误读叠构、制程偏差甚至压合失败。解决关键在于三步:① 在Layer Stack Manager中右键选择“Properties”并勾选“Include in Output Jobs”;② 在Output Job中添加并配置Layer Stack Report(支持PDF/CSV格式);③ 确保所有层叠参数(如Core/Prepreg厚度、Dielectric Constant)已手动填写且单位一致。建议将层叠配置保存为模板复用,提升设计合规性与可制造性。
  • 写回答

1条回答 默认 最新

  • 高级鱼 2026-02-27 14:51
    关注
    ```html

    一、现象层:导出制造文件时层叠信息“凭空消失”

    在Altium Designer 24(AD24)中执行File → Fabrication Outputs → Gerber Files或生成ODB++、Fabrication Drawings时,工程师常发现PDF图纸末尾的Layer Stack Report为空白,CSV中仅含表头无数据,Gerber钻孔文件附带的.txt叠构说明缺失介质厚度、铜厚、PP类型等关键字段。该现象非报错中断,而是“静默丢失”,极易被忽略。

    二、配置层:Layer Stack Manager的隐藏开关决定元数据命运

    AD24将层叠定义与输出解耦——即使在Design → Layer Stack Manager中完整填写了Core 1.6mm、Rogers RO4350B、2oz铜厚等全部参数,若未右键点击叠构顶层(如“Top Layer”或“Stackup”节点)→ Properties → 勾选 Include in Output Jobs(旧版称“Export Layer Stack to Output Jobs”),所有参数即被排除在输出流水线之外。这是90%案例的根源。

    三、流程层:Output Job是制造数据的“总控闸门”

    AD24强制通过Output Job文件(*.OutJob)编排输出逻辑。缺失以下任一环节即导致层叠失联:

    • 未添加 Layer Stack Report 输出类型(右键Output Job → Add New OutputLayer Stack Report
    • 已添加但未绑定目标PCB文档(Properties面板中Document下拉未选中当前.PcbDoc)
    • 输出格式未启用PDF/CSV双导出(勾选Generate PDFGenerate CSV复选框)

    四、兼容层:AD20/AD21迁移至AD24的元数据断层

    旧版PCB文档升级后,Layer Stack Manager中部分字段(如DkDfPrepreg Flow)默认置空而非继承。AD24不再自动映射Legacy Stackup字段,需人工逐层校验并重填。典型表现:迁移后Layer Stack Report中Dielectric Constant列全为“-”。

    五、数据层:单位不一致引发制造厂解析歧义

    层叠参数单位混用是隐性雷区。例如:
    • Core厚度填“0.2mm”(正确)
    • Prepreg填“8mil”(AD24内部转为0.2032mm,但CSV导出可能截断为0.20)
    • 铜厚填“70μm” vs “2oz”(理论值70.1μm,但厂商按2oz标准压合)
    建议全程统一使用mil(英制)或mm(公制),并在Output Job的Report Properties中启用Use Document Units

    六、验证层:三步交叉校验法确保万无一失

    校验步骤操作路径预期结果
    ① 叠构激活检查Layer Stack Manager → 右键顶层 → Properties → ✅ Include in Output Jobs勾选状态持久化,且灰色禁用态消失
    ② Output Job绑定验证OutJob → Layer Stack Report → Properties → Document = 当前.PcbDocDocument下拉菜单显示当前PCB文件名,非“”
    ③ 导出后比对生成PDF后打开 → 检查Table 1: Layer Stack-up Summary每层含Material、Thickness、Copper Weight、Dk、Df五列,无空值

    七、工程实践:构建可复用的层叠模板体系

    为规避重复配置风险,推荐建立三级模板库:

    1. 项目级模板:保存.PcbDoc含预设叠构+Output Job
    2. 公司级标准:归档.PcbLib封装库关联常用板材(如ISOLA FR408HR、Taconic RF-35)
    3. 平台级规范:在Preferences → Data Management → Templates注册AD24 Template Package (.TDZ)

    八、失效分析:当Layer Stack Report仍为空时的深度排查路径

    graph TD A[Report为空] --> B{Layer Stack Manager是否启用Include?} B -->|否| C[立即勾选并Save] B -->|是| D{Output Job中Document是否绑定?} D -->|否| E[重新选择.PcbDoc] D -->|是| F{参数是否全为数值型?} F -->|含文字如“Std”| G[替换为“1.6mm”] F -->|全数值| H[检查AD24 Hotfix版本:v24.3.1修复了CSV单位截断Bug]

    九、合规延伸:IPC-4552B与AD24叠构字段映射对照

    高端HDI/RF板厂要求符合IPC-4552B化学镀铜规范,AD24层叠字段需精准对应:

    • Copper Weight → IPC-4552B Section 5.2.1 “Nominal Copper Thickness”
    • Dielectric Constant → IPC-4552B Annex A “Permittivity at 1MHz”
    • Loss Tangent → IPC-4552B Table A1 “Dissipation Factor”

    十、长效治理:CI/CD流水线中嵌入叠构合规性门禁

    在GitLab CI或Jenkins中集成Python脚本,解析AD24导出的Layer_Stack_Report.csv

    import pandas as pd
    df = pd.read_csv('Layer_Stack_Report.csv')
    assert not df['Thickness'].isnull().any(), '介质厚度缺失!'
    assert df['Dielectric Constant'].min() > 3.0, 'Dk值低于FR4基线,需确认材料类型'
    

    失败则阻断Gerber上传至MFG系统,强制设计返工。此机制已在华为海思、寒武纪等芯片客户PCB流程中落地。

    ```
    本回答被题主选为最佳回答 , 对您是否有帮助呢?
    评论

报告相同问题?

问题事件

  • 已采纳回答 2月28日
  • 创建了问题 2月27日