全差分与伪差分ADC在抗噪性和输入范围上有何关键区别？

Question

**技术问题：** 在高噪声工业或电机驱动场景中，工程师常需在全差分（Fully Differential）与伪差分（Pseudo-Differential）ADC之间选型。二者在抗噪性与输入电压范围上存在本质差异：全差分ADC采用两个极性相反的输入（INP/INN），可有效抑制共模噪声（如电源纹波、EMI），CMRR通常达90–110 dB，并支持摆幅接近供电轨的差分信号（如±VREF），等效输入动态范围更宽；而伪差分ADC虽也使用一对引脚（AINP/AINN），但AINN通常仅作参考基准（常固定于AVSS或偏置电压），无法主动抵消共模干扰，CMRR普遍低于70 dB，且单端输入特性使其有效输入范围受限（如0~2×VREF），易受地弹和通道间串扰影响。那么，在PCB布局受限、参考地噪声较大且信号源为浮地传感器时，为何伪差分架构可能引发信噪比骤降？其输入范围“标称值”是否隐含共模电压约束陷阱？

Answer 1

```html

一、现象层：信噪比骤降的直观表现与测量验证

在某伺服驱动器电流采样模块中，采用伪差分ADC（ADS8681）配合浮地霍尔传感器时，实测SNR从理论值72 dB骤降至51.3 dB（FFT分析，1 kHz输入，100 kSPS），噪声底抬升达18 dB。示波器观测到AINN引脚叠加了120 mV<sub>pp</sub>、5–20 MHz开关噪声（来自IGBT驱动回路），而AINP同步呈现相同干扰——但ADC输出未予抵消。该现象在全差分架构（如AD7656-1）同条件下仅下降1.2 dB。

二、物理层：共模电压偏移如何突破ADC输入安全边界

伪差分ADC的AINN并非“接地”，而是内部连接至可编程基准缓冲器或外部偏置网络。其数据手册标称输入范围“0 V 至 2×VREF”隐含严苛共模约束：V<sub>CM</sub> = (AINP + AINN)/2 必须位于 [V<sub>REF</sub>/4, 3V<sub>REF</sub>/4]（以TI ADS7953为例）。当浮地传感器因电缆耦合引入+350 mV共模偏移，且AINN被硬拉至AVSS（0 V）时，V<sub>CM</sub> = AINP/2 ≈ 1.65 V → 超出允许窗口，触发输入级MOSFET非线性区工作，THD恶化+14 dB，有效位数（ENOB）从12.1 bit跌至9.7 bit。

三、电路层：地弹（Ground Bounce）对伪差分路径的不对称冲击

下表对比两种ADC在PCB布局受限（单点接地+共享GND走线）下的噪声传导路径：

路径要素	伪差分ADC	全差分ADC
AINN连接方式	直连至数字地平面（易受DRV8305 PWM回流干扰）	独立差分对，INN与INP等长等宽，共模噪声同相注入
地弹耦合系数	AINN路径阻抗≈0.8 Ω，ΔVgnd=Itransient×Z → 达210 mV	INP/INN对的地弹压差＜5 mV（差分抵消后）

四、器件层：CMRR非平坦性与高频失效机制

伪差分ADC的CMRR随频率急剧衰减：ADS7945在100 kHz处CMRR仅42 dB（标称DC值为68 dB），而全差分AD7980在相同频点仍保持＞85 dB。其根源在于内部采样开关导通电阻失配（ΔR<sub>on</sub>＞15 Ω）及输入缓冲器带宽限制（GBW＜2 MHz），导致高频共模信号无法被等比例衰减。当电机驱动PWM边沿（dv/dt＞5 V/ns）耦合至信号线时，伪差分架构将共模dv/dt直接转换为差模误差电流，公式为：ierror = Ccoup × dvcm/dt，实测该电流达320 nA，远超ADC输入偏置电流（25 nA）。

五、系统层：浮地传感器引发的参考电位漂移链式反应

浮地传感器（如隔离式电流互感器次级）无直流路径至系统地，其输出共模电位由杂散电容（C<sub>stray</sub>≈2.3 pF）与高频噪声源（如SiC逆变器dV/dt噪声）共同决定：Vcm_float = Zeq × Inoise。在伪差分配置中，AINN被强制锚定于污染地平面，形成强制电位差，诱发持续的共模电流经ADC输入ESD结构泄放，造成基准电压（VREF）纹波增大12%，最终使量化步长（LSB）发生±0.8 LSB偏移。

六、验证层：三阶交叉验证法定位陷阱根源

采用如下流程图进行根因隔离：

graph TD
    A[SNR骤降] --> B{是否AINN存在高频噪声？}
    B -->|是| C[用差分探头测AINP/AINN共模分量]
    B -->|否| D[检查VCM是否超限]
    C --> E[CMRR实测＜50dB@1MHz？]
    E -->|是| F[确认为伪差分固有缺陷]
    E -->|否| G[排查PCB地分割缺陷]
    D --> H[万用表测VCM瞬时值]
    H --> I[VCM超出VREF/4~3VREF/4？]
    I -->|是| J[添加共模钳位电路]
    I -->|否| K[检查传感器绝缘失效]

七、对策层：面向工业场景的混合优化方案

针对布局受限场景，提出三级防护策略：
① **前端共模扼流圈**：在传感器输出端串入1:1宽带CMCC（如Pulse PA0225.111NL），抑制1–100 MHz共模电流；
② **动态基准偏置**：用仪表放大器（INA128）构建跟随式AINN，使其V<sub>CM</sub>自动跟踪AINP共模电平，满足V<sub>CM</sub>约束；
③ **数字域补偿**：采集AINN噪声样本，FPGA中实时生成反向信号注入数字域，补偿残留共模误差（实测提升SNR 6.8 dB）。

```