AD中NetClass放置后为何网络标签不生效？

Question

在Altium Designer中，为网络（Net）分配NetClass后网络标签（Net Label）不生效，是高频误操作问题。常见原因有三：一是Net Label未正确放置在原理图对应网络的导线上（而非空白处或元件引脚外），导致未被识别为该网络的一部分；二是原理图中存在多个同名但未电气连接的Net Label（如跨页未用Port/Sheet Symbol连接），造成网络分割，NetClass仅作用于局部片段；三是PCB导入时未执行“Design → Update PCB Document”，或更新时勾选了“Preserve Routing”却忽略网络类映射，致使NetClass未同步至PCB层。此外，若在PCB中手动修改了网络属性（如覆铜连接方式），也可能覆盖NetClass设定。排查建议：使用“Ctrl+左键”点击Net Label验证网络连通性，运行“Project → Compile PCB Project”检查ERC警告，并在PCB的PCB面板中确认网络是否已归属目标NetClass。

Answer 1

```html

一、现象层：Net Label 分配 NetClass 后“看似生效”实则失效

在 Altium Designer 20+ 版本中，工程师常在原理图中为关键网络（如 USB_DP、PWR_3V3）添加 Net Label 并将其归属至自定义 NetClass（如 HighSpeed_Signals 或 Power_Rails），随后在 PCB 中配置线宽/间距规则——但实际布线时规则未触发，DRC 报错仍按默认类执行。该问题不报错、不中断流程，却导致信号完整性隐患或制造违规，属典型的“静默型设计缺陷”。

二、结构层：三大高频误操作根因解析（含原理图→PCB数据流断点）

序号	误操作类型	原理图表现	PCB 同步后果
1	Net Label 悬浮放置	标签拖放于空白区域或仅靠近引脚边缘（未吸附导线）	ERC 无警告，但编译后该 NetLabel 不参与网络拓扑生成，NetClass 完全不绑定
2	同名网络电气割裂	多页原理图中 CLOCK_REF 出现在 Page1 和 Page2，但未用 Bus Entry/Port 连接	编译生成两个独立网络实例，NetClass 仅作用于局部片段，PCB 中显示为 CLOCK_REF_1、CLOCK_REF_2
3	PCB 更新策略失配	执行 Design → Update PCB 时勾选 Preserve Routing 却未启用 Apply Net Class Assignments	网络名同步，但 NetClass 元数据丢失；PCB 面板中 Network 列显示为空或 Default

三、交互层：工程师与工具链的隐性冲突点

当在 PCB 编辑器中手动双击某网络 → 修改 Copper Pour Connection 为 Direct Connect，该设置将永久覆盖 NetClass 中定义的覆铜连接策略（如 Relief Connect）。此类操作不会触发任何提示，且在 PCB → Panels → PCB 面板中无法直观识别“被覆盖”状态，仅能通过右键网络 → Properties 查看 Override 字段是否为 True。

四、验证层：三层交叉验证法（面向资深工程师的实战路径）

1. 拓扑连通性验证：按住 Ctrl + 左键单击原理图中任意 NetLabel → 全部同名网络高亮，若仅局部亮起，即存在电气割裂；
2. 编译语义验证：执行 Project → Compile PCB Project，重点检查 ERC 报告中的 “Duplicate Net Names” 和 “Floating Net Label” 警告；
3. PCB 元数据验证：打开 PCB → Panels → PCB，切换至 Networks 标签页，确认目标网络的 Net Class 列值是否为目标类名（非空、非 Default）。

五、工程实践层：防错机制与自动化加固建议

graph LR
  A[原理图编辑] -->|强制吸附检测| B(NetLabel 必须吸附到 Wire/Pin)
  A -->|跨页连接审计| C{是否存在 Port/Sheet Symbol？}
  C -->|否| D[插入 ERC 规则：DuplicateNetNameWarning]
  C -->|是| E[自动继承 NetClass]
  F[PCB 更新向导] --> G{勾选 Preserve Routing？}
  G -->|是| H[强制弹出 NetClass 映射确认对话框]
  G -->|否| I[默认同步所有 NetClass 元数据]

六、进阶延伸：NetClass 继承链与作用域优先级

Altium Designer 中 NetClass 生效遵循严格优先级：① PCB 手动 Override > ② 原理图 NetLabel 分配 > ③ 默认 NetClass（Default）。当使用 Design → Rules 创建基于 NetClass 的 Width 规则时，若同一网络同时匹配多条规则，引擎按 Scope 精确度降序匹配（如 InNet('USB_DP') 优先于 InNetClass('HighSpeed_Signals')）。此机制常被忽略，导致规则“写对了却没用上”。

七、版本差异警示（AD 22 vs AD 24）

Altium Designer 24 引入 Net Class Propagation Mode 设置（位于 Preferences → Schematic → Compiler），默认为 Per-Document；若项目含多原理图文档，需显式设为 Per-Project，否则跨文档 NetClass 分配失效。AD 22 及更早版本无此选项，依赖 Port 显式声明，升级后未调整该参数是新版本高频故障源。

```