AD21中如何隐藏铺铜（Polygon Pour）而不影响电气连接？

Question

在Altium Designer 21（AD21）中，工程师常需临时隐藏铺铜（Polygon Pour）以提升布线可视性或调试效率，但直接删除或禁用铺铜会导致DRC报错、网络连接丢失或覆铜重铺后电气属性异常。常见问题是：**如何在不删除铺铜对象、不中断其与焊盘/过孔的热焊盘（Thermal Relief）连接、且确保DRC仍能正确校验网络连通性的前提下，实现铺铜图形的视觉隐藏？** 用户尝试通过图层关闭（如关闭“Polygons”复选框）或调整铺铜透明度，却发现铺铜虽不可见，但底层填充数据仍在参与设计规则检查与灌铜重生成，导致后续操作易误触发重铺、覆盖已布线，或热焊盘失效。尤其在高密度多层板中，错误隐藏方式可能掩盖短路风险或影响阻抗计算精度。该问题本质是区分“显示控制”与“电气存在”的边界——需精准操作显示属性、铺铜状态及系统刷新机制，而非简单图层开关。

Answer 1

```html

一、问题本质剖析：显示层 vs 电气层的解耦需求

在AD21中，“铺铜”是兼具几何图形、网络拓扑和制造属性三重语义的对象。单纯关闭“Polygons”图层（View → Boards → Polygons）仅抑制渲染管线，但底层Polygon Pour对象仍处于Active状态，持续参与DRC电气检查、热焊盘生成、灌铜重铺触发及阻抗建模计算。这导致视觉“隐藏”与逻辑“休眠”严重错位——正是高密度PCB调试中最危险的认知偏差。

二、常见误操作及其副作用对比表

操作方式	是否保留热焊盘	DRC连通性校验	是否触发自动重铺	风险等级
关闭Polygons图层	✓（但热焊盘渲染消失）	✓（仍校验）	⚠️（移动走线即重铺）	高
设铺铜透明度为0%	✓	✓	⚠️（鼠标悬停/刷新即重铺）	中
右键→Remove Polygon	✗（永久删除）	✗（DRC报开路）	—	极高
禁用铺铜Enabled属性	✗（热焊盘失效）	✗（网络断连）	—	极高

三、推荐方案：三阶渐进式视觉隔离法

1. 阶段1：冻结铺铜（推荐日常调试）
   选中铺铜 → 右键 → Properties → 勾选 Frozen；此时铺铜保持电气活性（热焊盘有效、DRC通过），但不响应任何编辑操作（移动/布线/覆铜均不触发重铺），且可通过Ctrl+Shift+H快捷键全局切换可见性（需提前在Preferences → PCB Editor → Board Insight Display中启用Hide Frozen Objects）。
2. 阶段2：智能图层过滤（适用于多板协同评审）
   使用View Configuration面板 → 新建配置 → 在Objects选项卡下展开Polygons → 展开子项Individual Polygons → 对目标铺铜勾选Hide（非关闭图层）。此操作仅影响当前视图配置，不影响后台数据流，且热焊盘在DRC报告中仍以Thermal Relief实体存在。
3. 阶段3：脚本化动态显隐（面向高级用户）
   利用AD21支持的Altium Designer Scripting（DelphiScript/Python），编写临时隐藏脚本：

   procedure HideCopperByName(NetName: string);
   var
     P: TPolygon;
   begin
     for P in Board.Polygons do
       if P.Net.Name = NetName then begin
         P.GraphicPrimitives.Visible := False;
         P.RegenMode := rmNone; // 禁用自动重铺
       end;
   end;

四、关键机制验证流程图

graph TD A[执行隐藏操作] --> B{是否修改Polygon
对象的Enabled属性？} B -->|是| C[热焊盘中断
DRC开路告警] B -->|否| D{是否冻结或图层过滤？} D -->|是| E[图形不可见
但电气连接完整] D -->|否| F[仅渲染隐藏
重铺逻辑仍活跃] E --> G[运行DRC验证] G --> H{报告中热焊盘
是否标记为Connected？} H -->|是| I[✅ 隐藏成功] H -->|否| J[❌ 配置未生效]

五、工程实践建议清单

• 始终在Preferences → PCB Editor → General中启用Preserve Pad/Pour Connections，确保热焊盘在任意视图状态下保持电气有效性
• 对电源层铺铜，建议使用Dynamic Polygon并设置Minimum Clearance≥8mil，避免因视觉误判导致安全间距违规
• 在PCB Rules and Constraints Editor中，为关键网络（如VCC_3V3）单独定义Polygon Connect Style规则，强制热焊盘宽度≥0.5mm，提升隐藏状态下的可追溯性
• 批量隐藏时，优先使用PCB Filter面板输入IsPolygon AND InNet('GND')，再统一设Frozen，避免遗漏
• 完成布线后，务必执行Tools → Polygon Pours → Repour Selected（非Repour All），防止冻结态铺铜残留旧填充数据影响阻抗仿真精度

六、延伸思考：AD21与AD22+的演进差异

AD22引入了Visual Override系统，允许为特定对象绑定Display State Preset（含可见性/颜色/透明度），该状态与电气属性完全解耦；而AD21需依赖Frozen+View Configuration组合实现同等效果。因此，在AD21中理解“冻结≠禁用”、“隐藏≠删除”、“图层开关≠对象状态”三大原则，是构建稳健PCB可视化工作流的底层认知基石。

```