有关verilog中例化参数传递的问题,是否不能在例化中传递二维数组参数?

我在segment模块里定义了一个二维数组用来存放两个数码管的信息,然后例化调用的时候这样写:

segment u1(.clk_in(clk_in),.rst_n(rst_n),.seg_data[0](sw),.seg_data[1](mode_hz),.seg_led(seg_led));

想着分别用sw和mode_hz 做参数传递给模块里的 input[3:0] seg_data[1:0]
然后综合的时候报错如下:

Error (10170): Verilog HDL syntax error at exam3.v(33) near text: "[";  expecting ")". 

看来是格式出了问题,那么正确的在例化中传递二维数组参数的格式该怎么写?我是找遍了网上没答案才来提问的……

Csdn user default icon
上传中...
上传图片
插入图片
抄袭、复制答案,以达到刷声望分或其他目的的行为,在CSDN问答是严格禁止的,一经发现立刻封号。是时候展现真正的技术了!
其他相关推荐
verilog中模块例化多次调用的问题

一共设计中要用到四处数据宽度不同的fifo,想问例化后如何调用,在top实例引用时怎么设置宽度,希望能举例说下,谢谢。

verilog多次例化的module是并行执行的吗

FPGA新手提问,verilog程序中多次例化同一个module,在顶层module中多次例化的module是并行执行还是串行执行的? ```ad7606 u1_ad7606 ( //Input ports .sysclk (sysclk), .ad_DB (ad_DB_1), .busy (ad_busy_1), .RST_B (reset_b), //Output ports .cva_cvb (ad_cva_cvb_1), .rd (ad_rd_1), .cs (ad_cs_1), .rst (ad_rst_1), .ad_DATA (ad_DATA_1) ); ad7606 u2_ad7606 ( //Input ports .sysclk (sysclk), .ad_DB (ad_DB_2), .busy (ad_busy_2), .RST_B (reset_b), //Output ports .cva_cvb (ad_cva_cvb_2), .rd (ad_rd_2), .cs (ad_cs_2), .rst (ad_rst_2), .ad_DATA (ad_DATA_2) ); ```

用Verilog設計自适应阈值化产生图像二值化,用modelsim模拟波形结果非正确波形

一、 問題: 使用Verilog语法撰写,并用自适应阈值化(Adaptive Threshold Engine,ATE)产生图像二值化,由于初学1个月左右,有几点问题: 1. 模拟结果64个像素(pixel)在执行完成会合成一个区块(block) ,正常执行须执行完成24行与完成24区块, 2. 使用modelsim模拟的结果不如预期结果,clk与reset触发后,pix_data负缘输入,bin与threshold正缘输出。 (1) 但是pix_data预期要1,2,...,64为block 1 input; 实际错误结果是24,2d236,...未依照结果输出。 (2) bin输出延迟设定为1周期(latency=1),预期要1,2,...,64为block 1 input,实际错误结果未依照结果输出,波形没有从1开始。 (3) threshold跟pix_data、 bin有关,会由前面block 1 input输出为block 1 threshold,实际错误结果:00是block 1 threshold,77是是block 2 threshold,由于pix_data、 bin一开始错误,未依照结果输出。 二、代碼ate.v ``` module ate(clk,reset,pix_data,bin,threshold); input clk; input reset; input [7:0] pix_data; output bin; output [7:0] threshold; reg [7:0] threshold; reg bin; reg [7:0] data [63:0]; reg [5:0]counter; //reg [6:0] count; reg [7:0]min0; reg [7:0]max0; //min, max is 16進位 reg [4:0]block; //reg [4:0] block_count; block is 24; integer i; always@(posedge clk or posedge reset) begin if(reset) begin block <= 5'd0; end else begin if((counter == 6'd63)&&(block == 5'd5)) begin block <= 5'd0; end else if(counter == 6'd63) begin block <= block + 5'd1; end end end always@(posedge clk or posedge reset) begin if(reset) begin counter <= 6'd0; end else begin counter <= counter + 6'd1; end end always@(posedge clk or posedge reset) begin if(reset) begin for(i = 0; i < 64; i = i + 1) begin data[i] <= 8'd0; end end else begin data[counter] <= pix_data; end end always@(posedge clk or posedge reset) begin if(reset) begin max0 <= 8'd0; end else begin if(counter == 6'd0) begin max0 <= pix_data; end else if(max0 < pix_data) begin max0 <= pix_data; end end end always@(posedge clk or posedge reset) begin if(reset) begin min0 <= 8'hff; end else begin if(counter == 6'd0) begin min0 <= pix_data; end else if(min0 > pix_data) //(min0 > pix_data) begin min0 <= pix_data; end end end //output wire dout; wire [7:0]avg; wire [7:0]thout; wire [8:0]sum; assign sum = {1'b0, min0} + {1'b0, max0}; assign avg = (sum[0]) ? (sum + 9'd01) >> 1 : sum >> 1; assign dout = (((block == 5'd1)||(block == 5'd0))) ? 1'b0 : ((counter == 6'd0)&&(data[0] >= avg)) ? 1'b1 : ((counter != 6'd0)&&(data[counter] >= threshold)) ? 1'b1 : 1'b0; assign thout = (((block == 5'd1)||(block == 5'd0))) ? 8'd0 : avg; always@(posedge clk or posedge reset) begin if(reset) begin bin <= 1'b0; end else begin bin <= dout; end end always@(posedge clk or posedge reset) begin if(reset) begin threshold <= 8'd0; end else begin if(counter == 6'd0) begin threshold <= thout; end end end endmodule ``` 三、錯報訊息: 有确认过testbench确定无问题,但是在修正程式仍无法改上此情形,因此我想询问有何么方式可以改善此情况,谢谢。 产生结果为下图: ![图片说明](https://img-ask.csdn.net/upload/201901/01/1546341857_144738.png) 四、方法 设计方法: 因设计ATE接受的输入影像大小为48x32(共分为6x4区块),一个区块固定为8x8个点。影像输入顺序是以区为单位依序输入。执行Threshold处理时,是以一个区块作为单位,而最左边及最右边兩行不需处理,一律输出0 (bin及threshold皆是),如: 0,6,12,18区块及5, 11,17,23区块皆不需处理。下图为输入影像区块编号顺序。 ![图片说明](https://img-ask.csdn.net/upload/201901/01/1546341878_352139.png) Adaptive Threshold目的是将一灰阶影像的前景及背景区分出來,对于该影像区块的每一个点,若大于或等于该区块门槛值(threshold)则输出1,反之则输出0。而Adaptive threshold表示此threshold是经由计算所得。 ATE电路的threshold计算方法采用单一8x8区块中之最大數值及最小數值的平均值,即threshold = (Max + Min) / 2,若threshold有小數,则采无条件进位。 对于每一点输出,其计算公式如下: bin=1 if pix_data >= threshold bin=0 if pix_data < threshold 设计该区块(8*8)之最大值为192,最小值为48,则threshold=(192+48)/2=120。后续区块内的pix_data >= threshold,bin输出为1;pix_data < threshold,bin输出为0。 ![图片说明](https://img-ask.csdn.net/upload/201901/01/1546341898_983395.png) 实际预期波形结果:(输入与输出波形顺序) ![图片说明](https://img-ask.csdn.net/upload/201901/01/1546341914_278764.png)

verilog 中的reg类型变量不能根据其他变量控制位数吗?

reg [1023:0]SaveA_1; reg [3:0] counter=0; 在always语句中调用 SaveA_1[(counter+1)*64-1:counter*64]<=B[63:0]; 显示错误[Synth 8-1002] counter is not a constant

关于verilog中{}大括号[]中括号的用法问题

请问各路大神 if(y[2][DATA_WIDTH-1]) x[3] <= x[2] - {{2{y[2][DATA_WIDTH-1]}},y[2][DATA_WIDTH-1:2]}; 到底是什么意思。。根本看不懂

verilog语言关于memory的问题

写了一个关于buffer来输入输出的代码。 完善的功能是先给buffer里面输入6个4-bit的数值,然后在一次串行输出这6个4-bit的值。 定义reg[3:0] buffer[0:5]以后,输入为int,输出为out。 如果向往里面输入是 buffer[0][3:0]<=int; buffer[1][3:0]<=int; ... ... ... 输出为out<=buffer[4][3:0] 是这样写吗?才接触verilog,求大神解答,靴靴!

verilog 里描述门电路的问题

![图片说明](https://img-ask.csdn.net/upload/201811/14/1542158962_262233.png) 这两个verilog代码在综合时,第二个综合出来的是寄存器,还能用来描述与非门吗?

Verilog语言中include如何使用?

我有一些macro.vh以及参数文件parameter.h,作为全局参数在工程文件中,但是我写' include “parameter.h”会出错,出错信息:synth 8-29841.how to deal with?thanks!

verilog if语句循环次数问题

下面是我设计的模块的一部分,仿真的时候发现if语句循环出现问题,比如data从0跳变为1,times的值会一直加到3,src也变成了0000000100010001。求教这里敏感性列表里data只变化了一次为什么if语句的循环条件会判断这么多次? always @ (data or RESET or finish) begin if(RESET==0) //检测到reset信号 begin SRCH=0;SRCL=0;DSTH=0;DSTL=0;ALU_OP=0;finish=0;times=0;src=0;dst=0;num=0; end if(data==15 && num==1) begin finish=1; times=0; num=0; end if(finish==1) begin finish=0;src=0;dst=0;ALU_OP=0; end //输入数字时向src和dst存入 if(data<10 && times<3) begin if(num==0) begin src[11:8]=src[7:4]; src[7:4]=src[3:0]; src[3:0]=data[3:0]; end else begin dst[11:8]=dst[7:4]; dst[7:4]=dst[3:0]; dst[3:0]=data[3:0]; end times=times+1; end //输入符号 if(data==10 && num==0) begin ALU_OP=1; times=0; num=1; end if(data==11 && num==0) begin ALU_OP=2; times=0; num=1; end if(data==12 && num==0) begin ALU_OP=3; times=0; num=1; end if(data==13 && num==0) begin ALU_OP=4; times=0; num=1; end if(data==14 && num==0) begin ALU_OP=5; times=0; num=1; end SRCH=src[15:8]; SRCL=src[7:0]; DSTH=dst[15:8]; DSTL=dst[7:0]; end

【Verilog语句】用的quartus17.1,程序编译没有问题,但模块一直调用不出来,求大佬帮看

在网上看了一些关于调用模块的方法,大多是模块使用的语法,具体的使用都没有 就发个贴想求一个大佬讲解一些 ``` module LED(clk_50m,clk_1hz,reset,pause,led); input clk_50m,reset,pause; output clk_1hz; output reg [1:0] led; clk_50M U1(reset,pause,clk_50m,clk_1hz); always@(posedge clk_1hz or negedge reset or negedge pause) begin if(!reset) begin led <= 2'b11; end else if(!pause) begin led = led; end else if(led == 2'b00) begin led = 2'b11; end else led <= led - 1; end endmodule module clk_50M(reset,pause,clk_50m,clk_1hz); input clk_50m; input reset; input pause; output clk_1hz; reg clk_1hz; reg [24:0] cnt; always@(posedge clk_50m or negedge reset or negedge pause) begin if(!reset) begin cnt = 25'd0; end else if(!pause) begin cnt <= cnt; end else if(cnt > 25'd25000000) begin cnt = 25'd0; clk_1hz <= ~ clk_1hz; end else cnt <= cnt + 1'b1; end endmodule ``` 这个程序是用来写模4的减法器(刚刚开始学FPGA),然后主模块调用分频模块时,clk1hz始终没有输出。最初的想法是调用函数以后,以为会有clk1hz的输出,然后接着在always里面使用。我觉得可能是我对模块调用有一些误解,希望大佬解释!!!!

关于verilog 调用函数时多维位宽接口

我已经有一个函数,output为【15:0】的接口; 现在想对它多次调用,比如调用n次,输出接口依次为 a[1][15:0],a[2][15:0]......a[n][15:0] 请问这样是否可行? 或者有什么类似的解决方案? 最好给出示例代码。 谢谢~

verilog顶层文件出现了问题

module Count (rst_n,clk,outh); input rst_n,clk; output [3:0] outh; reg [2:0] out2; reg [3:0] pout; always@(posedge clk or negedge rst_n) begin if (!rst_n) begin out2 <= 0; end else begin out2 <= out2+1; end end always@(posedge clk) begin case(out2) 4'b000:pout<=4'd0; 4'b001:pout<=4'd1; 4'b010:pout<=4'd2; 4'b011:pout<=4'd3; 4'b100:pout<=4'd4; 4'b101:pout<=4'd5; 4'b110:pout<=4'd6; 4'b111:pout<=4'd7; default:pout<=4'd0; endcase end assign outh=pout; endmodule 这个是计数器模块单独仿真没问题![图片说明](https://img-ask.csdn.net/upload/201605/13/1463139358_735750.png) 我把它放到顶层里 ![图片说明](https://img-ask.csdn.net/upload/201605/13/1463139643_748735.png) 输入输出没边 仿真就出现问题了![图片说明](https://img-ask.csdn.net/upload/201605/13/1463139392_629602.png) 求解释(DetecDdge模块单独仿真和放到顶层仿真都没问题)

verilog代码错误提示一个模块不能被重复声明

module signal_light(clk,rst,count,light1,light2); input clk,rst; input [5:0] count; output light1,light2; reg[2:0] light1,light2; reg[2:0]state; parameter Idle=3'b000, S1=3'b001, S2=3'b010, S3=3'b011, S4=3'b100; always@(posedge clk) begin if(!rst) begin state<=Idle; light1<=3'b100; light2<=3'b001; end else case(state) Idle: if(rst) begin state<=S1; light1<=3'b100; light2<=3'b001; end S1: if(count=='d25) begin state<=S2; light1<=3'b100; light2<=3'b010; end S2: if(count=='d30) begin state<=S3; light1<=3'b001; light2<=3'b100; end S3: if(count=='d55) begin state<=S4; light1<=3'b010; light2<=3'b100; end S4: if(count=='d60) begin state<=S1; light1<=3'b100; light2<=3'b001; end default:state<=Idle; endcase end endmodule module counter(clk,rst,count); output count; input clk,rst; reg[5:0] count; always@(posedge clk or negedge rst) begin if(!rst) count<='d0; else if(count<'d60) count<=count+1; else count<='d1; end endmodule module signal_light_top(count,clk,rst,light1,light2); input clk,rst; output[2:0] light1,light2; output[5:0]count; wire[5:0] count; counter u2(clk,rst,count); signal_light u1(clk,rst,count,light1,light2); endmodule 错误为Error (10228): Verilog HDL error at signal_light_top.v(3): module "signal_light" cannot be declared more than once

Verilog初学者的有关always的一些问题,希望大佬们麻烦解决一下,谢谢

在Verilog HDL中的always@(敏感事件列表)里,如果想要将电平敏感信号和边沿敏感信号放到一起应该如何处理?比如说我现在假想是always @(negedge rst or posedge clk or waiter)这样判断,waiter是在1时触发,但是这样写肯定是不能成功编译的,那么要想实现这样的功能应该如何改写呢?

关于FPGA位宽问题 verilog语言 相乘怎么处理

![图片说明](https://img-ask.csdn.net/upload/202004/02/1585778998_639570.jpg) 这道题怎么解决 信号相乘是怎么处理 verilog语言

在下面的verilog中rst应该分配什么引脚

module following_led( input clk, input rst, output [3:0] led ); reg [23 : 0] cnt_reg; reg [ 3 : 0] light_reg; always @ (posedge clk) begin if (rst) cnt_reg <= 0; else cnt_reg <= + 1; end always @ (posedge clk) begin if (rst) light_reg <= 4'b0001; else if (cnt_reg == 24'hffffff) begin if (light_reg == 4'b1000) light_reg <= 4'b0001; else light_reg <= light_reg<< 1; end end assign led = light_reg; endmodule 我用的是basys3。 ![图片说明](https://img-ask.csdn.net/upload/201608/11/1470900336_273386.jpg)

modelsim仿真Verilog,调用monitor,没有显示是什么问题?

1.写一个Verilog八位2选一,使用modelsim平台,调用monitor查看仿真结果 但是什么都不显示,编译也没有问题 2.选择器文件如下: module mux (out, sel, b, a); parameter size = 8; output [size-1:0] out; input [size-1:0] b, a; input sel; assign out = (!sel) ? a : (sel) ? b : {size{1'bx}} ; endmodule 3.测试文件如下: reg [`width:1] b,a; wire [`width:1] out; reg sel; // Instantiate the mux. Named mapping allows the designer to have freedom // with the order of port declarations. #8 overrides the parameter (NOT // A DELAY), and gives the designer flexibility naming the parameter. mux #(`width) m1 (.out(out), .sel(sel), .b(b), .a(a)); initial begin // Display results to the screen, and store them in an SHM database $monitor($time,,"sel=%b a=%b b=%b out=%b", sel, a, b, out); $dumpvars(2,mux_test); // Provide stimulus for the design sel=0; b={`width{1'b0}}; a={`width{1'b1}}; #5 sel=0; b={`width{1'b1}}; a={`width{1'b0}}; #5 sel=1; b={`width{1'b0}}; a={`width{1'b1}}; #5 sel=1; b={`width{1'b1}}; a={`width{1'b0}}; #5 $finish; end endmodule 感谢知道的告诉一下,xie'x

verilog的问题 求帮助

真心求帮助 在农场附近预计开通高速公路,但是新建公路将横穿农场,所以在高速公路中段建一个可以往返的交叉路。为了能使道路畅通,如果没有从农场驶入交叉口的车辆,高速红绿灯将一直设定为绿灯,如果农场处有车辆准备行驶,高速红绿灯将从绿灯变为黄灯再变为红灯。农场交叉路口红绿灯则变为绿灯。当有车辆进入农场入口时红绿灯变为绿灯,但为了高速畅行,绿灯只维持一定时间(interval)。 如果从农场驶出的车辆从另一侧通过交叉路,红绿灯就从绿灯变为黄灯再变为红灯,高速公路红绿灯为绿灯。如果从农场驶出来的车辆没有通过交叉路而是停留,高速红绿灯将维持一段时间的绿灯。进入农场时不考虑左转弯和右转弯,要直线行驶。黄灯时农场车辆必须在停止线停止,黄灯将持续到车辆驶过高速为止。 如果设定黄灯维持的时间为5循环(cycles),农场红绿灯维持绿灯的最长时间和高速红绿灯维持绿灯的最少时间为20循环?(cycles),利用随进入农场车辆而变化的下列数据,设计有限状态机(FSM)?红绿灯。 Input reset FSM初始化?V农场入口发现车辆?SE?短时间间隔结束(short time interval expired) LE长时间间隔结束(long time interval expired) Output G/Y/R绿色、黄色、红色、红绿灯颜色(高速公路红绿灯为HG/HY/HR,农场红绿灯为?FG/FY/FR) ST短或长的时间间隔开始时间 提示:根据两个红绿灯发生状态变化。状态变化随车辆从农场进入而变化。

ISE中verilog的问题(程序较为简单)

module myledwater(reset,clk,led); input reset; input clk; output [7:0] led; reg [7:0] led; reg [26:0] count=0; always @(clk) begin count=count+1; end always @(clk) if(!reset) begin case(count[26:24]) 0:led<=8'b00000001; 1:led<=8'b00000010; 2:led<=8'b00000100; 3:led<=8'b00001000; 4:led<=8'b00010000; 5:led<=8'b00100000; 6:led<=8'b01000000; 7:led<=8'b10000000; endcase endendmodule 想实现一个LED灯的控制程序;但是出现如下错误:The signal <count<1>> is incomplete. The signal is not driven by any source pin in the design. (当然count2,3.。。。26)都是报错的,这是肿么回事

在中国程序员是青春饭吗?

今年,我也32了 ,为了不给大家误导,咨询了猎头、圈内好友,以及年过35岁的几位老程序员……舍了老脸去揭人家伤疤……希望能给大家以帮助,记得帮我点赞哦。 目录: 你以为的人生 一次又一次的伤害 猎头界的真相 如何应对互联网行业的「中年危机」 一、你以为的人生 刚入行时,拿着傲人的工资,想着好好干,以为我们的人生是这样的: 等真到了那一天,你会发现,你的人生很可能是这样的: ...

程序员请照顾好自己,周末病魔差点一套带走我。

程序员在一个周末的时间,得了重病,差点当场去世,还好及时挽救回来了。

我以为我学懂了数据结构,直到看了这个导图才发现,我错了

数据结构与算法思维导图

String s = new String(" a ") 到底产生几个对象?

老生常谈的一个梗,到2020了还在争论,你们一天天的,哎哎哎,我不是针对你一个,我是说在座的各位都是人才! 上图红色的这3个箭头,对于通过new产生一个字符串(”宜春”)时,会先去常量池中查找是否已经有了”宜春”对象,如果没有则在常量池中创建一个此字符串对象,然后堆中再创建一个常量池中此”宜春”对象的拷贝对象。 也就是说准确答案是产生了一个或两个对象,如果常量池中原来没有 ”宜春” ,就是两个。...

技术大佬:我去,你写的 switch 语句也太老土了吧

昨天早上通过远程的方式 review 了两名新来同事的代码,大部分代码都写得很漂亮,严谨的同时注释也很到位,这令我非常满意。但当我看到他们当中有一个人写的 switch 语句时,还是忍不住破口大骂:“我擦,小王,你丫写的 switch 语句也太老土了吧!” 来看看小王写的代码吧,看完不要骂我装逼啊。 private static String createPlayer(PlayerTypes p...

Linux面试题(2020最新版)

文章目录Linux 概述什么是LinuxUnix和Linux有什么区别?什么是 Linux 内核?Linux的基本组件是什么?Linux 的体系结构BASH和DOS之间的基本区别是什么?Linux 开机启动过程?Linux系统缺省的运行级别?Linux 使用的进程间通信方式?Linux 有哪些系统日志文件?Linux系统安装多个桌面环境有帮助吗?什么是交换空间?什么是root帐户什么是LILO?什...

将一个接口响应时间从2s优化到 200ms以内的一个案例

一、背景 在开发联调阶段发现一个接口的响应时间特别长,经常超时,囧… 本文讲讲是如何定位到性能瓶颈以及修改的思路,将该接口从 2 s 左右优化到 200ms 以内 。 二、步骤 2.1 定位 定位性能瓶颈有两个思路,一个是通过工具去监控,一个是通过经验去猜想。 2.1.1 工具监控 就工具而言,推荐使用 arthas ,用到的是 trace 命令 具体安装步骤很简单,大家自行研究。 我的使用步骤是...

学历低,无法胜任工作,大佬告诉你应该怎么做

微信上收到一位读者小涛的留言,大致的意思是自己只有高中学历,经过培训后找到了一份工作,但很难胜任,考虑要不要辞职找一份他能力可以胜任的实习工作。下面是他留言的一部分内容: 二哥,我是 2016 年高中毕业的,考上了大学但没去成,主要是因为当时家里经济条件不太允许。 打工了三年后想学一门技术,就去培训了。培训的学校比较垃圾,现在非常后悔没去正规一点的机构培训。 去年 11 月份来北京找到了一份工...

JVM内存结构和Java内存模型别再傻傻分不清了

JVM内存结构和Java内存模型都是面试的热点问题,名字看感觉都差不多,网上有些博客也都把这两个概念混着用,实际上他们之间差别还是挺大的。 通俗点说,JVM内存结构是与JVM的内部存储结构相关,而Java内存模型是与多线程编程相关,本文针对这两个总是被混用的概念展开讲解。 JVM内存结构 JVM构成 说到JVM内存结构,就不会只是说内存结构的5个分区,而是会延展到整个JVM相关的问题,所以先了解下

和黑客斗争的 6 天!

互联网公司工作,很难避免不和黑客们打交道,我呆过的两家互联网公司,几乎每月每天每分钟都有黑客在公司网站上扫描。有的是寻找 Sql 注入的缺口,有的是寻找线上服务器可能存在的漏洞,大部分都...

Google 与微软的浏览器之争

浏览器再现“神仙打架”。整理 | 屠敏头图 | CSDN 下载自东方 IC出品 | CSDN(ID:CSDNnews)从 IE 到 Chrome,再从 Chrome 到 Edge,微软与...

讲一个程序员如何副业月赚三万的真实故事

loonggg读完需要3分钟速读仅需 1 分钟大家好,我是你们的校长。我之前讲过,这年头,只要肯动脑,肯行动,程序员凭借自己的技术,赚钱的方式还是有很多种的。仅仅靠在公司出卖自己的劳动时...

上班一个月,后悔当初着急入职的选择了

最近有个老铁,告诉我说,上班一个月,后悔当初着急入职现在公司了。他之前在美图做手机研发,今年美图那边今年也有一波组织优化调整,他是其中一个,在协商离职后,当时捉急找工作上班,因为有房贷供着,不能没有收入来源。所以匆忙选了一家公司,实际上是一个大型外包公司,主要派遣给其他手机厂商做外包项目。**当时承诺待遇还不错,所以就立马入职去上班了。但是后面入职后,发现薪酬待遇这块并不是HR所说那样,那个HR自...

女程序员,为什么比男程序员少???

昨天看到一档综艺节目,讨论了两个话题:(1)中国学生的数学成绩,平均下来看,会比国外好?为什么?(2)男生的数学成绩,平均下来看,会比女生好?为什么?同时,我又联想到了一个技术圈经常讨...

搜狗输入法也在挑战国人的智商!

故事总是一个接着一个到来...上周写完《鲁大师已经彻底沦为一款垃圾流氓软件!》这篇文章之后,鲁大师的市场工作人员就找到了我,希望把这篇文章删除掉。经过一番沟通我先把这篇文章从公号中删除了...

85后蒋凡:28岁实现财务自由、34岁成为阿里万亿电商帝国双掌门,他的人生底层逻辑是什么?...

蒋凡是何许人也? 2017年12月27日,在入职4年时间里,蒋凡开挂般坐上了淘宝总裁位置。 为此,时任阿里CEO张勇在任命书中力赞: 蒋凡加入阿里,始终保持创业者的冲劲,有敏锐的...

总结了 150 余个神奇网站,你不来瞅瞅吗?

原博客再更新,可能就没了,之后将持续更新本篇博客。

副业收入是我做程序媛的3倍,工作外的B面人生是怎样的?

提到“程序员”,多数人脑海里首先想到的大约是:为人木讷、薪水超高、工作枯燥…… 然而,当离开工作岗位,撕去层层标签,脱下“程序员”这身外套,有的人生动又有趣,马上展现出了完全不同的A/B面人生! 不论是简单的爱好,还是正经的副业,他们都干得同样出色。偶尔,还能和程序员的特质结合,产生奇妙的“化学反应”。 @Charlotte:平日素颜示人,周末美妆博主 大家都以为程序媛也个个不修边幅,但我们也许...

MySQL数据库面试题(2020最新版)

文章目录数据库基础知识为什么要使用数据库什么是SQL?什么是MySQL?数据库三大范式是什么mysql有关权限的表都有哪几个MySQL的binlog有有几种录入格式?分别有什么区别?数据类型mysql有哪些数据类型引擎MySQL存储引擎MyISAM与InnoDB区别MyISAM索引与InnoDB索引的区别?InnoDB引擎的4大特性存储引擎选择索引什么是索引?索引有哪些优缺点?索引使用场景(重点)...

如果你是老板,你会不会踢了这样的员工?

有个好朋友ZS,是技术总监,昨天问我:“有一个老下属,跟了我很多年,做事勤勤恳恳,主动性也很好。但随着公司的发展,他的进步速度,跟不上团队的步伐了,有点...

我入职阿里后,才知道原来简历这么写

私下里,有不少读者问我:“二哥,如何才能写出一份专业的技术简历呢?我总感觉自己写的简历太烂了,所以投了无数份,都石沉大海了。”说实话,我自己好多年没有写过简历了,但我认识的一个同行,他在阿里,给我说了一些他当年写简历的方法论,我感觉太牛逼了,实在是忍不住,就分享了出来,希望能够帮助到你。 01、简历的本质 作为简历的撰写者,你必须要搞清楚一点,简历的本质是什么,它就是为了来销售你的价值主张的。往深...

离职半年了,老东家又发 offer,回不回?

有小伙伴问松哥这个问题,他在上海某公司,在离职了几个月后,前公司的领导联系到他,希望他能够返聘回去,他很纠结要不要回去? 俗话说好马不吃回头草,但是这个小伙伴既然感到纠结了,我觉得至少说明了两个问题:1.曾经的公司还不错;2.现在的日子也不是很如意。否则应该就不会纠结了。 老实说,松哥之前也有过类似的经历,今天就来和小伙伴们聊聊回头草到底吃不吃。 首先一个基本观点,就是离职了也没必要和老东家弄的苦...

男生更看重女生的身材脸蛋,还是思想?

往往,我们看不进去大段大段的逻辑。深刻的哲理,往往短而精悍,一阵见血。问:产品经理挺漂亮的,有点心动,但不知道合不合得来。男生更看重女生的身材脸蛋,还是...

什么时候跳槽,为什么离职,你想好了么?

都是出来打工的,多为自己着想

程序员为什么千万不要瞎努力?

本文作者用对比非常鲜明的两个开发团队的故事,讲解了敏捷开发之道 —— 如果你的团队缺乏统一标准的环境,那么即使勤劳努力,不仅会极其耗时而且成果甚微,使用...

为什么程序员做外包会被瞧不起?

二哥,有个事想询问下您的意见,您觉得应届生值得去外包吗?公司虽然挺大的,中xx,但待遇感觉挺低,马上要报到,挺纠结的。

当HR压你价,说你只值7K,你该怎么回答?

当HR压你价,说你只值7K时,你可以流畅地回答,记住,是流畅,不能犹豫。 礼貌地说:“7K是吗?了解了。嗯~其实我对贵司的面试官印象很好。只不过,现在我的手头上已经有一份11K的offer。来面试,主要也是自己对贵司挺有兴趣的,所以过来看看……”(未完) 这段话主要是陪HR互诈的同时,从公司兴趣,公司职员印象上,都给予对方正面的肯定,既能提升HR的好感度,又能让谈判气氛融洽,为后面的发挥留足空间。...

面试:第十六章:Java中级开发(16k)

HashMap底层实现原理,红黑树,B+树,B树的结构原理 Spring的AOP和IOC是什么?它们常见的使用场景有哪些?Spring事务,事务的属性,传播行为,数据库隔离级别 Spring和SpringMVC,MyBatis以及SpringBoot的注解分别有哪些?SpringMVC的工作原理,SpringBoot框架的优点,MyBatis框架的优点 SpringCould组件有哪些,他们...

面试阿里p7,被按在地上摩擦,鬼知道我经历了什么?

面试阿里p7被问到的问题(当时我只知道第一个):@Conditional是做什么的?@Conditional多个条件是什么逻辑关系?条件判断在什么时候执...

终于懂了TCP和UDP协议区别

终于懂了TCP和UDP协议区别

立即提问
相关内容推荐