有关verilog中例化参数传递的问题,是否不能在例化中传递二维数组参数?

我在segment模块里定义了一个二维数组用来存放两个数码管的信息,然后例化调用的时候这样写:

segment u1(.clk_in(clk_in),.rst_n(rst_n),.seg_data[0](sw),.seg_data[1](mode_hz),.seg_led(seg_led));

想着分别用sw和mode_hz 做参数传递给模块里的 input[3:0] seg_data[1:0]
然后综合的时候报错如下:

Error (10170): Verilog HDL syntax error at exam3.v(33) near text: "[";  expecting ")". 

看来是格式出了问题,那么正确的在例化中传递二维数组参数的格式该怎么写?我是找遍了网上没答案才来提问的……

Csdn user default icon
上传中...
上传图片
插入图片
抄袭、复制答案,以达到刷声望分或其他目的的行为,在CSDN问答是严格禁止的,一经发现立刻封号。是时候展现真正的技术了!
立即提问

相似问题

0
菜鸟编程,Verilog语言编程中仿真没有计算,代码是这样的,不知道哪里出了问题
5
iview weapp 在小程序开发工具中i-input组件不能输入值
0
verilog代码错误提示一个模块不能被重复声明
1
求一个fpga课程设计电路图 约束 和逻辑综合 脉冲宽度测量电路 verilog语言的
0
Verilog三六九分频计数器拓展
0
用Verilog設計自适应阈值化产生图像二值化,用modelsim模拟波形结果非正确波形
0
新手Verilog问题,4路输入1路输出,4个输入任意一个只要出现上升沿,输出就翻转
1
关于无伸缩因子的cordic算法的verilog代码该怎么写?
1
verilog数码管静态显示计数器
1
数字逻辑基础与verilog设计(加 斯蒂芬布朗)第三版习题答案(触发器,寄存器和计数器)
1
verilog使用串口调试助手发送数据处理后接受,出现如下问题?
2
verilog 中的reg类型变量不能根据其他变量控制位数吗?
1
用verilog写出来的计数器,编译成功,但是为什么在仿真时输出有7ns延时?
0
请问怎么去控制qsys搭建的SDRAM这个ip核
1
4-16译码器Verilog门级建模该怎么写?
0
用VerilogHDL 写一个A算术逻辑运算器ALU
1
我想用verilog HDL写一个电子时钟(只显示分秒),要附加一个秒表功能但是always不能加入两个posedge,应该怎么改进。
1
Verilog+niosⅡ 如何实现数字电子钟功能?
1
【Verilog语句】用的quartus17.1,程序编译没有问题,但模块一直调用不出来,求大佬帮看
1
求四选一数据选择器级联成八选一数据选择器verilog代码,急求!!!!!!!