反相放大电路中，为何输入电阻等于R1？

Question

在分析反相放大电路（基于理想运放）时，常有初学者困惑：为何该电路的输入电阻严格等于反相输入端串联的电阻R₁，而非受反馈网络或运放自身参数影响？这看似简单，实则涉及运放“虚地”特性与端口定义的本质。当运放工作在线性区且负反馈稳定时，同相端接地 → 反相端形成“虚地”（电位≈0 V，但无电流流入）。此时，输入电压vi全部加在R₁两端，输入电流ii = vi / R₁，而反相端几乎不汲取电流（i⁻ ≈ 0）。根据定义，输入电阻Rin = vi / ii = R₁。值得注意的是：该结论成立的前提是运放为理想模型（输入阻抗无穷大、开环增益无穷大、带宽充足）；实际中，高频下寄生电容、运放有限GBW及输入偏置电流会引入偏差。那么，若R₁取值过小（如10 Ω）或过大（如10 MΩ），是否仍能准确视Rin = R₁？其边界条件与工程折中依据又是什么？

Answer 1

```html

一、理想模型下的输入电阻本质：从端口定义出发

输入电阻 R<sub>in</sub> 是端口级定义：即在输入端施加测试电压 v<sub>i</sub>，测得流入该端口的净电流 i<sub>i</sub>，则 R<sub>in</sub> = v<sub>i</sub>/i<sub>i</sub>。在反相放大器中，信号源仅通过 R₁ 连接至反相输入节点；而运放理想模型下 i⁻ ≈ 0（输入偏置电流为零），故全部输入电流必流经 R₁。此时反相端“虚地”（v⁻ ≈ 0）使 R₁ 两端压降严格等于 v<sub>i</sub> → i<sub>i</sub> = v<sub>i</sub>/R₁ → R<sub>in</sub> = R₁。该推导不依赖 R<sub>f</sub> 或开环增益 A<sub>OL</sub>，因其仅影响输出与环路稳定性，不改变输入支路的欧姆关系。

二、现实边界：当 R₁ = 10 Ω 时的系统性失配

• 源驱动能力瓶颈：若信号源内阻 > 1 Ω，或 DAC/ADC 驱动能力不足（如常见 50 mA 限流），小阻值将导致输出压降畸变；
• PCB 布线电阻不可忽略：10 Ω 量级已接近典型覆铜走线电阻（例如 5 cm × 0.2 mm 宽 35 μm 铜厚 ≈ 8–12 mΩ/cm → 总阻约 50 mΩ，但焊盘接触电阻可达 10–100 mΩ）；
• 热噪声主导但信噪比恶化：R₁ 热噪声密度为 √(4kTR₁)，10 Ω 下仅 0.13 nV/√Hz，看似优异，但运放输入级往往无法有效抑制其后级增益带来的失调漂移放大效应；
• 功耗与温升：1 V 输入时功耗达 100 mW，可能引发局部温漂，破坏“虚地”条件（输入级晶体管 V<sub>BE</sub> 温度系数 ≈ −2 mV/°C）。

三、高阻极限：R₁ = 10 MΩ 时的非理想效应链式反应

效应类型	典型量级（LM741 / OPAx189）	对 Rin 测量的影响
输入偏置电流 IB	45 nA / 0.5 pA	引入等效并联电阻 RB = vi/IB ≈ 22 MΩ（1 V 时），与 R₁ 并联后 Rin 实测 ≈ 6.9 MΩ
PCB 漏电流（湿度/污染）	1–100 pA（RH > 60%）	等效漏阻 10–100 GΩ，但在高湿环境下可骤降至 1 GΩ 以下
运放输入电容 Cin	1.5 pF / 3.5 pF	与 R₁ 构成低通，fc = 1/(2πR₁Cin) ≈ 10 Hz → 高频 Rin 呈容性衰减

四、工程折中决策树（Mermaid 流程图）

flowchart TD
    A[R₁候选值] --> B{是否 ≥ 1 MΩ?}
    B -->|Yes| C[检查I_B、漏电、C_in带宽]
    B -->|No| D{是否 ≤ 100 Ω?}
    D -->|Yes| E[验证源驱动、布线电阻、温升]
    D -->|No| F[进入标准设计区：1 kΩ–100 kΩ]
    C --> G[若f_max > 0.1×f_c → 降R₁或选I_B<10 fA运放]
    E --> H[若Δv_out/v_out > 1% → 增大R₁或缓冲]
    F --> I[默认满足Rin ≈ R₁ ±0.5%]

五、实测验证建议与关键仪表配置

1. 使用四线开尔文连接法消除探针接触电阻影响；
2. 输入施加 1 kHz 正弦波（避免直流偏置引发 I<sub>B</sub> 非线性），幅值 ≤ 100 mV 以抑制输入级非理想；
3. 采用锁相放大器或动态信号分析仪（DSA）提取 vi 与 ii 的同相分量，排除相位延迟引入的复阻抗误判；
4. 环境控制：恒温箱（25±0.5°C）、湿度 ≤ 40% RH，PCB 表面涂敷保形涂层（如 Humiseal 1B31）；
5. 对比测量：分别断开反馈网络与接入负载，确认 Rin 变化量 < 0.1% —— 若超限，则虚地失效或共模抑制退化。

六、高可靠性设计守则（面向五年以上工程师）

在航天/医疗/工业总线接口设计中，我们强制执行：
① R₁ 值锁定于 10 kΩ–100 kΩ 区间，除非有明确噪声/带宽约束；
② 所有 > 100 kΩ 电阻必须并联 100 pF 陶瓷电容以抑制 RF 耦合振荡；
③ 在 R₁ 输入侧串联 0 Ω 电阻焊盘，预留后期串入 50 Ω 隔离电阻以匹配传输线；
④ 对 R₁ ≥ 1 MΩ 设计，必须进行 168 小时高温高湿（85°C/85% RH）老化测试，并记录 I<sub>B</sub> 漂移曲线；
⑤ 使用 LTspice + IBIS 模型联合仿真，注入实际封装寄生参数（如 SOIC-8 引脚电感 1.2 nH/引脚）。

```