电流型PHY与电压型PHY在信号完整性上有哪些关键差异？

Question

在高速串行接口（如USB、PCIe、以太网）设计中，电流型PHY（如LVDS、CML驱动器）与电压型PHY（如CMOS、HSTL输出）在信号完整性上存在本质差异：电流型PHY依靠恒流源驱动，输出阻抗高、摆幅小（通常±100–350 mV）、共模噪声抑制强，但对终端匹配精度敏感，轻微失配即引发反射与眼图闭合；电压型PHY则依赖电压摆幅（如0–1.8 V），驱动能力强但边沿快、di/dt大，易激发电源/地弹、串扰及EMI。典型问题表现为：同一PCB走线在电流型PHY下眼高充足而电压型PHY出现过冲/振铃；或在长链路中，电流型PHY因共模漂移导致接收端判定错误，而电压型PHY因直流偏置累积引发占空比失真（DCD）。工程师常误将电压型匹配策略（如源端串联电阻）直接套用于电流型拓扑，加剧阻抗不连续——这正是SI仿真与实测结果偏差的核心诱因之一。

Answer 1

```html

一、基础认知：电流型 vs 电压型PHY的物理层本质差异

电流型PHY（如LVDS、CML）以恒流源为驱动核心，输出阻抗典型值＞500 Ω，摆幅小（±100–350 mV）、共模抑制比（CMRR）＞60 dB；电压型PHY（如CMOS、HSTL）则以推挽电压源为特征，输出阻抗低（10–30 Ω），摆幅大（0–1.8 V）、边沿陡峭（tr < 100 ps）。二者在驱动模型、噪声机制与匹配逻辑上存在根本性分野。

二、信号完整性失效模式对比分析

失效维度	电流型PHY（LVDS/CML）	电压型PHY（CMOS/HSTL）
反射敏感度	终端阻抗±5%失配即引发＞0.1 UI眼图闭合	源端串联匹配容差达±15%，反射可控
共模行为	长链路中因耦合电容/不对称走线导致共模漂移＞150 mV → 接收器阈值误判	直流耦合下无共模漂移，但AC耦合需偏置电路防饱和
DCD（占空比失真）	极小（<0.05 UI），因差分对称性高	显著（0.1–0.3 UI），源于上升/下降沿不对称及电源地弹

三、典型误匹配陷阱与实测偏差溯源

工程师常将电压型“源端串联电阻（Rs）”策略直接迁移至CML驱动器——殊不知CML内部已含50 Ω源阻，外加Rs=33 Ω将导致总源阻达83 Ω，与50 Ω传输线严重失配。实测显示该配置下TDR回波损耗恶化12 dB，眼图水平张开度收缩37%。SI仿真若未建模驱动器内部源阻结构（仅设理想电压源+Rs），将完全掩盖该失配效应。

四、匹配策略设计准则（含公式与约束）

• 电流型PHY终端匹配：必须采用并联端接（Thevenin或AC耦合端接），满足：
  Zterm = Z0 ± 1.5 Ω（推荐使用0402 50Ω±1%薄膜电阻）
• 电压型PHY源端匹配：Rs ≈ Z<sub>0</sub> − Z<sub>out</sub>，其中Z<sub>out</sub>需查器件IBIS模型V-I表提取（非数据手册标称值）
• 混合接口桥接：LVDS→HSTL需跨压电平转换器+共模稳压电路，禁止直连

五、仿真-实测协同验证流程（Mermaid流程图）

flowchart TD
    A[提取PHY IBIS-AMI模型] --> B{驱动类型识别}
    B -->|CML/LVDS| C[启用电流源驱动拓扑+精确终端建模]
    B -->|CMOS/HSTL| D[启用电压源+di/dt-aware电源网络建模]
    C --> E[执行S参数级通道仿真+眼图统计分析]
    D --> E
    E --> F[PCB实测：TDR/Z-Profile + 示波器眼图+BERTScope DCD分解]
    F --> G[比对：反射峰位置/幅度、共模电压轨迹、UI抖动谱]
    G --> H[反向修正IBIS模型参数或叠层阻抗控制]

六、高频实践建议（面向5年+工程师）

① 对PCIe Gen5+ CML链路，强制要求PCB阻抗控制公差≤±2.5%（非行业惯用±10%）；
② USB4/TBT4双模设计中，同一差分对切换LVDS/HSTL模式时，须重布终端电阻位置——HSTL需靠近接收器引脚，LVDS需紧邻驱动器输出焊盘；
③ 使用Keysight PathWave ADS进行CML仿真时，必须启用“Current Source DC Operating Point”求解器，否则无法收敛共模工作点；
④ 实测发现共模漂移＞120 mV时，优先排查参考平面分割而非更换终端电阻——90%案例源于GND切缝穿越差分对下方。

```