8位加法 全部 | 未解决 | 已解决
2018.12.04 00:30来自 Guixue_L

加法器 触发器 8位加法,并行输出

讨论使用1位全加器(只能用1个)及锁存器或触发器,实现8位加法,要求并行输出并有数据有效指示。(时钟输入 可选1kHZ-50MHZ)。 要求给出电路原理图或Verilog-HDL代码,要求仿真并给出仿真结果。 ...
0

回答