fpga 全部 | 未解决 | 已解决
2020.04.09 21:31来自 DearGaoYa

基于FOGA的4位七段数码管动态显示

用VHDL语言在Basys2开发板的4位七段数码管上显示2020
1

回答

2020.04.09 17:45来自 yxy0309

请问verilog 代码 a<=#b 1’b0;是什么意思?

module DFF_ASYNC_RST (Data, Clk, Reset, Q); input Data, Clk, Reset; output Q; parameter U_DLY =1; re...
1

回答

2018.12.07 11:43来自 weixin_44013627

求一个fpga课程设计电路图 约束 和逻辑综合 脉冲宽度测量电路 verilog语言的

![图片说明](https://img-ask.csdn.net/upload/201812/07/1544182996_52972.jpg)
1

回答

2018.12.06 09:16来自 Willcheer

请教一个很菜的问题,关于fpga

![图片说明](https://img-ask.csdn.net/upload/201812/06/1544087504_413394.png)![图片说明](https://img-ask.csdn.net/up...
1

回答

2018.12.04 14:00来自 德善的二分之一可爱 悬赏 5C 5 ¥

急求!ISE如何实现快速进位链呢(高精度)

想在FPGA上实现TDC电路,看了很多论文,原理,但就是不会具体如何用ISE软件实现快速进位链 测量时间
0

回答

2018.11.26 10:41来自 德善的二分之一可爱 悬赏 5C 5 ¥

[已解决] 求助帖!ISE软件的FPGA editor怎么用?

老师布置的任务,要求用加法器和D触发器构成延时链实现TDC电路,不能用Verilog语言直接编写,要用FPGAeditor手动布线,求 FPGAeditor的详细教程,谢谢了!
1

回答

2018.11.10 08:21来自 ~寒烛~

求问vivado中怎么用时钟,下载到artix-7板子上时钟不走怎么办,急!!

vivado中使用了clocking wizard这个IP模块,内面的参数都设置好了,基本是默认100MHZ,但下载到板子的时候,一直停留在初值不往下走,是什么问题,时钟管脚接错了吗?clkin接的是MRCC时钟管...
1

回答

2018.11.01 08:47来自 qq_35998056 悬赏 5C 5 ¥

怎样用MFC写一个通过USB转SPI收发数据的软件

PC端软件作为主机端,FPGA作为从机端。 用MFC写PC端软件,能通过USB转SPI收发数据,请问有没完整的示例程序代码
1

回答

2018.10.30 08:41来自 goodbyeday 悬赏 20C 20 ¥

fpga控制ad的spitongxin

fpga与ad的spi通信过程:先是fpga对ad进行初始化,然后fpga向ad中写入命令。等到ad芯片数据准备完毕向fpga发送一个标志位,然后fpga向ad发送sclk。每一个sclk就接受一个ad的数据位,这...
1

回答

2018.10.29 14:15来自 一位员工 悬赏 20C 20 ¥

AD9361射频芯片,在50MHz及以上采样率下 接收信号质量很差

最近在艰难的调试AD9361,这个射频芯片号称LVDS接口下采样率可达到120MHZ,目前用到50MHZ采样率就会出现一些问题,采样信号质量很差,如下图所示,采样一个信号源发出的单频信号,经过AD9361混频后在F...
1

回答