xilinx软件中 xil_DCaheInvalidateRange和xil_DCaheFlushRange的功能作用?
1条回答 默认 最新
- 老皮芽子 2021-10-27 16:06关注
这是一个 Cache 一致性问题
CPU 为了加速访问 DDR ,一般都是启用 Cache,通常 Cache 与 DDR 的数据是一致的,但是在一些 DMA 操作 DDR 时,DDR 数据变了 Cache 没变。也有 Cache 变化后 DDR 没有跟着变化,就使 Cache 与 DDR 不一致。
消极的办法是禁止用 Cache 。
也可以通过函数将 "Cache 内容刷新至DDR" 或 "将DDR内容拉进 Cache".使 Cache 与 DDR 保持一致
xil_DCacheInvalidateRange //Cache 内容刷新至DDR
xil_DCaheFlushRange //将DDR内容拉进 Cache本回答被题主选为最佳回答 , 对您是否有帮助呢?解决 3无用
悬赏问题
- ¥15 对于这个问题的解释说明
- ¥200 询问:python实现大地主题正反算的程序设计,有偿
- ¥15 smptlib使用465端口发送邮件失败
- ¥200 总是报错,能帮助用python实现程序实现高斯正反算吗?有偿
- ¥15 对于squad数据集的基于bert模型的微调
- ¥15 为什么我运行这个网络会出现以下报错?CRNN神经网络
- ¥20 steam下载游戏占用内存
- ¥15 CST保存项目时失败
- ¥20 java在应用程序里获取不到扬声器设备
- ¥15 echarts动画效果的问题,请帮我添加一个动画。不要机器人回答。