xilinx 7系列最多可用引脚问题

7系列的时钟引脚分为MRCC和SRCC，其中MRCC管理上下BANK的引脚，即最多管理3个bank。那么是不是只有一个时钟源的情况下，一个项目最多只能用3个bank的引脚资源呢?

写回答
好问题 0 提建议
追加酬金
关注问题
分享
邀请回答
编辑收藏删除结题
收藏举报

1条回答默认最新

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
zqbnqsdsmd 2019-07-20 00:25
关注
https://blog.csdn.net/mz454619501/article/details/88367914

解决无用
评论打赏
分享
举报

评论

按下Enter换行，Ctrl+Enter发表内容

报告相同问题？

关注问题

XILINX7系列FPGA芯片的SRCC和MRCC引脚可以用作普通的用户IO口吗？ fpga开发嵌入式硬件硬件工程
2022-03-01 10:09

回答 1 已采纳可以的
自学Xilinx FPGA看什么教材比较好？ fpga开发
2022-04-27 16:54

回答 1 已采纳跟着一个完整的项目学时最好的，最好是实际生活中需要的项目。网上买个资料全的开发板，一个实验一个实验的做，有问题了网上搜、看手册，基本用不到教材的。为了用而学比为了学而学更容易掌握。
xilinx的开发板部署samba服务 arm
2023-03-29 15:48

回答 5 已采纳该回答通过自己思路及引用到GPTᴼᴾᴱᴺᴬᴵ搜索,得到内容具体如下。要在 Xilinx 开发板上使用 Petalinux 部署 Samba 服务，您需要进行以下步骤：1、添加 Samba 软件包在 P
Xilinx 7系列时钟篇（UG472）----时钟简介
2019-07-26 11:24

Mr. Qu的博客 Xilinx7系列FPGA芯片的时钟结构简介
FPGA开发板问题？XC7A100TFGG484-2芯片输入LVPECL差分信号 fpga开发硬件工程
2021-12-16 10:56

回答 1 已采纳 XC7A 没有 LVPECL 的管脚，3.3V 可以采用 TMDS33(lvds)LVDS 与 LVPECL 可以通过电阻电容匹配后互连。这个链接是 LVDS 与 LVPECL 互连的文章 htt
Xilinx FPGA的DDR3 MIG 反馈信号app_rdy恒为低电平0 向大咖问开源嵌入式硬件
2021-07-05 14:30

回答 3 已采纳 app_rdy 为低，一般是当前地址写 FIFO 失败。恒定保持 0 状态就不对了。这需要查看 init_calib_complete 这个信号，正常上电时 init_calib_complete
安装vivado2019.1时一直报错There is no valid Xilinx installation that this Update can be applied to”。 fpga开发嵌入式硬件硬件工程
2022-07-31 01:46

回答 1 已采纳下载的是更新包，如果设备没有预装vivado的情况下就会出现这种问题；可以下载完整版本https://china.xilinx.com/support/download.html
Xilinx 7系列FPGA架构之时钟资源（一）
2021-03-09 21:35

FPGA技术实战的博客引言：从本文开始，我们陆续介绍Xilinx 7系列FPGA的时钟资源架构，熟练掌握时钟资源对于FPGA硬件设计工程师及软件设计工程师都非常重要。本章概述7系列FPGA时钟，比较了7系列FPGA时钟和前几代FPGA差异，总结7系列...
fpga gtp无时钟信号输出的问题 fpga开发
2023-02-16 14:02

回答 9 已采纳时间有些久，以前也遇到这个问题。有些映像VIVADO 的 GTP 的仿真非常慢，我记得需要跑 1 小时时间才能看到正确的波形。可能以前的电脑慢些。你耐心多等会吧。
xilinx 的GTP GTX 和 CML 是什么关系，能具体分析下么 fpga开发
2022-08-28 19:55

回答 1 已采纳 xilinx的7系列FPGA根据不同的器件类型，集成了GTP、GTX、GTH以及GTZ四种串行高速收发器，四种收发器主要区别是支持的线速率不同，图一可以说明在7系列里面器件类型和支持的收发器类型以及最
xilinx软件中xil_DCaheFlushRange的作用或者说fpga中一些数据交互为什么要刷cache c语言 fpga开发嵌入式硬件有问必答
2021-10-27 15:30

回答 1 已采纳这是一个 Cache 一致性问题CPU 为了加速访问 DDR ，一般都是启用 Cache，通常 Cache 与 DDR 的数据是一致的，但是在一些 DMA 操作 DDR 时，DDR 数据变了 Cach
XILINX 7系列时钟资源
2024-04-09 16:47

顺子学不会FPGA的博客本文主要参考xilinx手册ug472。
求FPGA引脚定义依据及解释 fpga开发
2021-09-27 21:06

回答 1 已采纳 FPGA 的管脚定义需要看具体 FPGA 芯片的管脚说明文件。你贴的图是开发板的，不能只看这个。FPGA 的大多数叫都能当输入、输出、三态。FPGA 的时钟、差分信号(LVDS)可能需要一些指定的管脚
Xilinx 7系列FPGA的时钟管理
2024-04-23 08:43

icysmile131的博客在7系列FPGA中，时钟管理单元（CMT）包含了混合模式时钟管理器（MMCM）和锁相环（PLL）。PLL是包含了MMCM功能的一个子集。CMT骨干网可用于链接CMT的时钟功能。
沧小海笔记之xilinx 7系列的时钟架构（下）
2021-11-13 19:32

FPGAUP的博客 4.2.3 Regional Clock Buffer—BUFR 这是7系列中可用的另一个区域时钟缓冲器，位置就在BUFIO旁边，支持的驱动源于BUFIO一致，但它可用连接到BUFG和CMT，进而引入逻辑中去。如下图是BUFR的原语“BUFR_DIVIDE”是确定...
从底层结构开始学习FPGA----Xilinx 7 系列FPGA 的存储资源优势
2022-07-11 14:31

孤独的单刀的博客你知道xilinx 7系列FPGA的存储资源有什么应用优势吗？
简谈 Xilinx FPGA 原理及结构
2021-08-13 08:00

OpenFPGA的博客 FPGA是在PAL、PLA和CPLD等可编程器件的基础上进一步发展起来的一种更复杂的可编程逻辑器件。它是ASIC领域中的一种半定制电路，既解决了定制电路的不足，又克服了原有可编程器件门电路...
Xilinx原语的用法
2021-06-23 17:32

OpenFPGA的博客 Xilinx公司原语的使用方法原语，其英文名字为Primitive，是Xilinx针对其器件特征开发的一系列常用模块的名字，用户可以将其看成Xilinx公司为用户提供的库函数，类似于C++...
没有解决我的问题, 去提问

悬赏问题

¥15 mmocr的训练错误，结果全为0
¥15 python的qt5界面
¥15 无线电能传输系统MATLAB仿真问题
¥50 如何用脚本实现输入法的热键设置
¥20 我想使用一些网络协议或者部分协议也行，主要想实现类似于traceroute的一定步长内的路由拓扑功能
¥30 深度学习，前后端连接
¥15 孟德尔随机化结果不一致
¥15 apm2.8飞控罗盘bad health，加速度计校准失败
¥15 求解O-S方程的特征值问题给出边界层布拉休斯平行流的中性曲线
¥15 谁有desed数据集呀

xilinx 7系列最多可用引脚问题

1条回答 默认 最新

悬赏问题

1条回答默认最新