我自己写了个生成数据的模块,此时SDRAM读写正常,接到DVI数据的时候就固定0-31bit里的第15BIT出问题,写入FE,出来是7E,生成数据的模块和外部数据的模块还是特意用了同一个时钟域,各位有什么思路吗,谢谢了。
2条回答 默认 最新
- 老皮芽子 2021-10-22 11:55关注
要先排除硬件可能的错误,比如 DVI 转换芯片与FPGA 接线、焊接是否有问题。
在排除硬件的原因外,单纯 Verilog 程序的问题的话,需要注意几点。
1:DVI 接收的时钟和 SDRAM 的时钟肯定不是同一时钟域,需要用FIFO隔开。
2:DVI 与 FPGA 之间的管脚没做约束,会造成时序不稳读写出错本回答被题主选为最佳回答 , 对您是否有帮助呢?解决 无用评论 打赏 举报
悬赏问题
- ¥15 微信会员卡等级和折扣规则
- ¥15 微信公众平台自制会员卡可以通过收款码收款码收款进行自动积分吗
- ¥15 随身WiFi网络灯亮但是没有网络,如何解决?
- ¥15 gdf格式的脑电数据如何处理matlab
- ¥20 重新写的代码替换了之后运行hbuliderx就这样了
- ¥100 监控抖音用户作品更新可以微信公众号提醒
- ¥15 UE5 如何可以不渲染HDRIBackdrop背景
- ¥70 2048小游戏毕设项目
- ¥20 mysql架构,按照姓名分表
- ¥15 MATLAB实现区间[a,b]上的Gauss-Legendre积分