liangrubincn 2021-11-01 14:22 采纳率: 100%
浏览 34
已结题

这个写法和或门相比有什么区别吗？

verilog
两个输入a，B
一个输出c

c=a？1'b1:（B？1'b1:1'b0）；

还想请教一下二者的优势和缺点，哪一个更稳些，哪一个对fpga来说消耗少些。谢谢～

  • 写回答

3条回答 默认 最新

  • 老皮芽子 2021-11-01 15:54
    关注

    编译出得结果不一样
    用你这个写法，编译出来是一个二选一
    这最终不会影响结果正确性

    本回答被题主选为最佳回答 , 对您是否有帮助呢?
    评论
查看更多回答(2条)

报告相同问题？

问题事件

  • 系统已结题 11月12日
  • 已采纳回答 11月4日
  • 修改了问题 11月1日
  • 创建了问题 11月1日

悬赏问题

  • ¥15 Paddleocr:out of memory error on GPU
  • ¥30 51单片机C语言数码管驱动单片机为AT89C52
  • ¥100 只改动本课件的 cal_portfolio_weight_series(decision_date), 跑完本课件。设计一个信息比率尽量高的策略。
  • ¥20 如何在visual studio 2022中添加ImageMagick库
  • ¥50 如何实现uniapp编译的微信小程序做可回溯视频
  • ¥15 求Houdini使用行家，付费。价格面议。
  • ¥15 前端高拍仪调用问题报错
  • ¥15 想用octave解决这个数学问题
  • ¥15 Centos新建的临时ip无法上网，如何解决？
  • ¥15 海康威视如何实现客户端软件对设备语音请求的处理。