曹哥马达 2021-11-05 10:03 采纳率: 100%
浏览 170
已结题

verilog累加器仿真时钟问题

写了一个累加器

module DDS_Accumulator(
input wire clk_A_10kHz,
input wire rst_n,
input wire [7:0] switch,
output reg [7:0] sum
    );

always@(posedge clk_A_10kHz or negedge rst_n)
begin
if(!rst_n)
 sum <= 8'b00000000;
else
 sum <= sum+ 8'b00000001;
end

endmodule


仿真代码如下

module DDS_Accumulator_sim;
reg clk_A_10kHz;
reg rst_n; 

initial 
begin
 clk_A_10kHz = 0;
 rst_n=0;
 #100
 rst_n=1;
end;

always #5000 clk_A_10kHz = ~clk_A_10kHz;

DDS_Accumulator u0 (
.clk_A_10kHz(clk_A_10kHz),
.rst_n(rst_n),
.switch(switch),
.sum(sum)
);

endmodule



当我需要10kHz的clk时
always #5000 clk_A_10kHz = ~clk_A_10kHz;
延时设置为5000ns

此时的sum为啥是一位的internal signal?

img

当我降低延时为10ns 提高clk频率时
能正常输出8位的sum

img

这是为什么呢

  • 写回答

1条回答 默认 最新

  • 老皮芽子 2021-11-05 10:18
    关注
    
    module DDS_Accumulator_sim;
    reg clk_A_10kHz;
    reg rst_n; 
    initial 
    begin
     clk_A_10kHz = 0;
     rst_n=0;
     #10000
     rst_n=1;
    end;
    wire [7:0] sum;
    always #5000 clk_A_10kHz = ~clk_A_10kHz;
    DDS_Accumulator u0 (
    .clk_A_10kHz(clk_A_10kHz),
    .rst_n(rst_n),
    .switch(switch),
    .sum(sum)
    );
    endmodule
    
    本回答被题主选为最佳回答 , 对您是否有帮助呢?
    评论

    报告相同问题?

    问题事件

    • 已结题 (查看结题原因) 11月5日
    • 已采纳回答 11月5日
    • 修改了问题 11月5日
    • 创建了问题 11月5日

    悬赏问题

    • ¥15 相同型号电脑与配置,发现主板有一台貌似缺少了好多元器件似的,会影响稳定性和使用寿命吗?
    • ¥15 要求编写稀疏矩阵A的转置矩阵的算法
    • ¥15 编写满足以下要求的停车场管理程序,设停车场只有一个可停放n辆车的狭窄通道且只有一个大门可供车辆进出。
    • ¥20 powerbulider 导入excel文件,显示不完整
    • ¥15 用keil调试程序保证结果进行led相关闪烁
    • ¥15 paddle训练自己的数据loss降不下去
    • ¥20 用matlab的pdetool解决以下三个问题
    • ¥15 单个福来轮的平衡与侧向滑动是如何做到的?
    • ¥15 嵌入式Linux固件,能直接告诉我crc32校验的区域在哪不,内核的校验我已经找到了,uboot没有
    • ¥20 h3c静态路要求有详细过程