明庶门墨语 2021-11-06 12:50 采纳率: 100%
浏览 149
已结题

Vivado 2018.3仿真verilog报错,疑似仿真代码没有正确调用模块?

img


[DRC NSTD-1] Unspecified I/O Standard: 4 out of 4 logical ports use I/O standard (IOSTANDARD) value 'DEFAULT', instead of a user assigned specific value. This may cause I/O contention or incompatibility with the board power or connectivity affecting perfo
[Vivado 12-1345] Error(s) found during DRC. Bitgen not run.

  • 写回答

3条回答 默认 最新

  • sunrise_at_dusk 2021-11-08 20:25
    关注

    这个报错的意思是io的电平标准没有被设置,可能会存在错误,要求重新设置电平标准。应当是存在于约束文件当中,或者是在实现/综合/rtl步骤中进行io planning的时候仅约束了管脚没有约束电平导致的,和仿真没有关系

    本回答被题主选为最佳回答 , 对您是否有帮助呢?
    评论
查看更多回答(2条)

报告相同问题?

问题事件

  • 系统已结题 11月22日
  • 已采纳回答 11月14日
  • 修改了问题 11月6日
  • 创建了问题 11月6日

悬赏问题

  • ¥15 stata空间计量LM检验
  • ¥15 NAO机器人说出txt文本内容
  • ¥15 关于k8s node节点被释放后如何驱逐节点并添加新节点
  • ¥15 subprocess.CalledProcessError: Command ‘[‘ninja‘, ‘-v‘]‘ returned non-zero exit status 1
  • ¥15 for循环处理大量数据怎么优化
  • ¥15 笔记本接显卡扩展坞重启报错
  • ¥15 为什么这个指令报错啊,一直弄不懂为什么,想问问该怎么弄,决求解决,ubuntu刚入手
  • ¥15 用百度飞将的paddleyolo库里的yolov7训练自己数据集
  • ¥15 Saber里如何查看磁芯的磁通密度
  • ¥25 关于下拉菜单、数据库、关联选项的问题