煮个孔明 2021-11-07 16:51 采纳率: 11.1%
浏览 66
已结题

jesd204的几个子类区别是什么呢

我看了手册知道jesd204有3个子类，子类0，不支持确定延迟。子类1和2支持确定延迟。这个确定延迟是什么意思，指的哪段时间。子类1用sysref，子类2用sync。难道子类1就不需要用sync了么，子类2就不需要sysref信号了么。子类0也有sync~信号，为啥不能确定延迟。这几个信号，在子类里面具体怎么使用的不是很清除

img

  • 写回答

1条回答 默认 最新

  • 十年老鸟 FPGA领域优质创作者 2021-11-07 20:09
    关注

    你好，我有一篇博文描述了一下这个确定性延迟，你看看能否对你理解有所帮助 <JESD204接口调试总结——Xilinx JESD204B数据手册的理解>（

    404 https://blog.csdn.net/gzy0506/article/details/121025556
    ）

    评论

报告相同问题？

  • xilinx FPGA jesd204b ADC篇(11)：JESD204B ADC硬件实现架构
    2024-08-13 01:25
    FPGA小飞的博客 JESD204B协议的应用层、数据链路层数据的处理均由帧时钟负责，帧时钟和多帧时钟是由外部输入的设备时钟在芯片内部产生的，对于某些应用，链路数据不仅以帧为格式，几个帧数据还能组成多帧数据，而多帧数据此时必须...
  • JESD204B 使用说明
    2021-06-25 15:10
    朝阳群众&热心市民的博客 JESD204B IP核作为接收端时，单独使用，作为发送端时，可以单独使用，也可以配合JESD204b phy使用。 JESD204B通常配合AD或DA使用，替代LVDS,提供更高的通讯速率，抗干扰能力更强，布线数量更少。 IP设置 ...
  • xilinx FPGA jesd204b ADC篇(9)：JESD204B IP核设计实现
    2024-08-13 01:25
    FPGA小飞的博客 选择“Include Shared Logic in core”后，IP核会包含JESD204 PHY核以及时钟逻辑，选择“Include Shared Logic in example design”后，生成的例程中包含独立的JESD204B协议的IP核、JESD204 PHY核以及时钟逻辑，这样...
  • JESD204B学习与仿真
    2024-07-23 18:32
    爱漂流的易子的博客 LogiCORE™ IP JESD204 内核实现了一个 JESD204B 接口，在使用 GTX、GTH、GTP 或 GTY（仅限 UltraScale 和 UltraScale +）收发器的 1 至 8 条通道上支持 1 至 12.5 Gb/s（1）的线路速率。有关每个器件和系列所支持的...
  • 硬件设计-抓住JESD204B接口功能的关键问题
    2024-09-13 20:28
    第二层皮-合肥的博客 如果SYNC保持逻辑低电平；或者脉冲高电平持续时间少于4个多帧：
  • JESD204B接口调试记录3 - 总结
    2023-01-12 20:39
    jjzw1990的博客 FPGA, Vivado, Xilinx, JESD204B, fsx4, LMK04828, AD9689
  • xilinx FPGA jesd204b ADC篇(6)：JESD204B IP核简介
    2024-08-13 01:24
    FPGA小飞的博客 如下图所示为博主小飞购买完整的JESD204 IP核license并载入vivado开发软件后，在vivado license manager页面下的状态，可以看到其显示为IP:Bought(已购买)。该license支持JESD204 IP核综合、布局布线、生成bit文件、...
  • FPGA课程：JESD204B的应用场景（干货分享）
    2022-07-05 09:36
    MDYFPGA的博客 随着ADC/DAC的采样速率变得越来越高，数据的吞吐量越来越大，对于500MSPS以上的ADC/DAC，动辄就是几十个G的数据吞吐率，如果依旧采用传统的CMOS和LVDS已经很难满足设计要求，因此“JESD204B”应运而生。现在各大厂商...
  • xilinx FPGA jesd204b ADC篇(8)：JESD204B IP核寄存器
    2024-08-13 01:25
    FPGA小飞的博客 xilinx FPGA jesd204b ADC篇(0)：JESD204术语-CSDN博客 xilinx FPGA jesd204b ADC篇(1)：什么是JESD204-CSDN博客 xilinx FPGA jesd204b ADC篇(2)：JESD204的意义-CSDN博客 xilinx FPGA jesd204b ADC篇(3)：高速数据...
  • 【JESD204系列】四、JESD204B实现结构
    2023-02-27 11:54
    FPGA 学习帝的博客 JESD204B 协议每条链路由一个或多个通道组成，每个通道中都含有用来对齐和同步的信息。通过同步和对齐功能，可以在接收端还原出原本的数据结构。下面将对几种典型的应用配置进行说明。
  • JESD204B分层及参数理解
    2020-03-15 18:33
    青豆哒哒的博客 随着人们数据需求的增加、频谱资源紧缺，高速ADC/DAC、适合处理大数据的FPGA平台逐渐被开发出来，随之用于高速数据传输的协议与之诞生，即JESD204协议，协议发展为几个不同版本，其主要区别如下所示： 当前应用最...
  • 为何在RF设计中理解波反射非常重要？
    2024-03-19 20:21
    BinaryStarXin的博客 本故障排除指南并未穷尽所有可能，但为使用JESD204B链路以及希望了解更多信息的工程师提供了一个很好的基本框架。以上是JESD204B规范的概述，并提供了链路相关的实用信息。希望涉及到这一最新高性能接口标准的工程师...
  • 高速收发器（GTX）文章导航
    2024-05-01 13:38
    电路_fpga的博客   关于FPGA的开发，大致可以分为算法和接口两类，其中接口又可以分为高速和低速两类，像UART、I2C、SPI、SDRAM、HDMI、LVDS等等，都被归为低速接口类别，最高线速率不过几百Mbps，使用FPGA的普通IO即可实现数据...
  • AD9164中文数据手册
    2023-12-06 20:15
    虚空之月&&轮舞者的博客 DDS由一组32个，32位数字控制振荡器（NCO）组成，每个振荡器都有自己的相位累加器。当与100MHz串行外设接口（SPI）和快速跳频模式相结合时，可以启用相位相干快速跳频（FFH），并提供多种模式以支持多种应用。
  • ADS52J90芯片特性解读
    2021-05-11 11:49
    little_ox的博客 PS：本博客只供大家学习与交流，不提供完整的工程源文件。...本篇先按照datasheet的内容，突出开发过程中的重点，中文介绍一下这款ADC，开发笔记接下来慢慢更新~ 1，芯片特性 内置16通道ADC，可以配置成8、16、32...
  • 没有解决我的问题, 去提问

问题事件

  • 系统已结题 11月15日
  • 赞助了问题酬金 11月7日
  • 创建了问题 11月7日

悬赏问题

  • ¥15 CSS通配符清除内外边距为什么可以覆盖默认样式？
  • ¥15 SPSS分类模型实训题步骤
  • ¥15 求解决扩散模型代码问题
  • ¥15 工创大赛太阳能电动车项目零基础要学什么
  • ¥20 limma多组间分析最终p值只有一个
  • ¥15 nopCommerce开发问题
  • ¥15 torch.multiprocessing.spawn.ProcessExitedException: process 1 terminated with signal SIGKILL
  • ¥15 QuartusⅡ15.0编译项目后，output_files中的.jdi、.sld、.sof不更新怎么解决
  • ¥15 pycharm输出和导师的一样，但是标红
  • ¥15 想问问富文本拿到的html怎么转成docx的