最近在用K7FPGA做视频处理,视频是从CAMERALINK总线上进来的LVDS数据,用serdes模块来接收,后面在通过边界定位来定字节?
在想一个如标题上的问题。
如果知道总线上进来的数据bit隐射图的前提下,可不可以直接用7倍频时钟直接采集从CAMERALINK总线上进来的LVDS数据,然后根据bit隐射关系来组合数据字节,而不用SERDES原语和延时原语?
可不可以直接用7倍频时钟直接采集从CAMERALINK总线上进来的LVDS数据,不用SERDES原语?
- 写回答
- 好问题 0 提建议
- 追加酬金
- 关注问题
- 邀请回答
-
1条回答 默认 最新
- 老皮芽子 2021-11-20 17:49关注
不行的。xilinx fpga io 集成类似 serdes 的原语,能工作很高的频率。内部的逻辑跑不了这么高的速率。除非采集速率较低的视频。
解决 无用评论 打赏 举报
悬赏问题
- ¥15 mmocr的训练错误,结果全为0
- ¥15 python的qt5界面
- ¥15 无线电能传输系统MATLAB仿真问题
- ¥50 如何用脚本实现输入法的热键设置
- ¥20 我想使用一些网络协议或者部分协议也行,主要想实现类似于traceroute的一定步长内的路由拓扑功能
- ¥30 深度学习,前后端连接
- ¥15 孟德尔随机化结果不一致
- ¥15 apm2.8飞控罗盘bad health,加速度计校准失败
- ¥15 求解O-S方程的特征值问题给出边界层布拉休斯平行流的中性曲线
- ¥15 谁有desed数据集呀