qq_50918789 2021-11-29 16:03 采纳率: 48.3%
浏览 79
已结题

FPGA怎么对引脚进行分块?DDR3与FPGA的引脚连接

FPGA如何对引脚进行分块?是由VCC的电压不同进行自行设计分块?还是每个块的引脚都是固定的?
在进行DDR3与FPGA的硬件连接时,由FPGA的芯片手册得采用SSTL_15电压标准,即VDDQ=1.5V;但我看了一篇FPGA的DDR3 IP核例化文章,上面写FPGA的BANK1,3连接外部存储控制器(如下图,且只有四个BANK),所以要将DDR3连接在BANK3上。所以DDR3如何与FPGA芯片连接,是自己选择接口进行分块。再将该块上的VDDQ设置为1.5V,进行SSTL_15设置?还是只能连接在BANK1,3上且FPGA的分块是固定的。

img

  • 写回答

1条回答 默认 最新

  • 老皮芽子 2021-11-29 18:10
    关注

    fpga ddr3管脚不固定,bank 也不固定
    但是也受一些约束不能任意的随心所欲分配管脚。
    以 xilinx 为例,同一组ddr管脚不能在不相邻2个bank中。同一个bank中,地址线和数据线也会分组,也不能跨越组。
    说起来比较麻烦,一般配ip时会有个工具,协助你去配管脚。
    在做电路pcb设计时,一定要先用工具配下管脚,校验无错才能画pcb。

    本回答被题主选为最佳回答 , 对您是否有帮助呢?
    评论

报告相同问题?

问题事件

  • 系统已结题 3月8日
  • 已采纳回答 2月28日
  • 创建了问题 11月29日

悬赏问题

  • ¥15 调用函数时,无关变量的改变引起函数值的改变
  • ¥15 xy坐标转化为经纬度坐标
  • ¥15 一般三角模糊数的上界值和下届值取中值的多少比较合理?
  • ¥15 关于#python#的问题,请各位专家解答!
  • ¥20 Hbase启动失败,无法启动HMaster
  • ¥15 sqpingboot在父模块已经引入了mybatisplus 在子组件不写版本号还是报错
  • ¥20 Lumerical FDTD solutions 中模型的相对阻抗,有效介电常数和有效磁导率的实部和虚部的数据如何获得?
  • ¥100 sql reporting service 远程smtp服务器配置支持
  • ¥15 ppyoloe_r带角度目标检测,loss_cls没法收敛
  • ¥15 淘宝交易指数如何解读,其关联的数据指标是什么