m0_46620705 2021-12-01 20:34
浏览 10
已结题

Verilog的TESTBENCH书写有关问题

您好！感谢您在百忙之中阅读此次私信。我是您《数字滤波器的MATLAB与FPGA实现 第2版》的读者，现就书中第六章6.3.3节例6.7为例向您咨询问题。因为我初次接触内插和抽取滤波器，想按照您的思虑来现实现一下单级CIC滤波器的FPGA实现，通过使用您的代码实现，并按照书中5.4.3节关于TESTBENCH的编写来写关于CIC滤波器实现的TESTBENCH,通过仿真后发现输入进来的信号波形是有的，但是输出的波形却全是0，不知道问题出现在了哪里，经过询问他人也没有得到解决，故向您情请教，还请您帮忙解答一下，万分感谢。

  • 写回答

0条回答 默认 最新

    报告相同问题？

    • Verilog testbench赋值技巧[源码]
      2025-11-17 09:37
      在Verilog testbench中，阻塞赋值和非阻塞赋值是两种重要的赋值方式，它们在时序逻辑仿真中扮演着关键角色。阻塞赋值通常用于描述组合逻辑，其特点是赋值操作按照代码中出现的顺序立即执行，这使得代码的执行结果与...
    • DFT学习笔记-Verilog testbench语法扫盲
      2023-10-18 14:15
      我倒想看看need的博客 task和function说明语句分别用来定义测试模块当中的任务和函数，利用任务和函数可以把一个很大规模的程序分解成很多较小的任务和函数，非常便于Testbench的编写、理解以及调试，类似于C语言中的函数接口，输入、输出...
    • Verilog和FPGA的自学笔记3——仿真文件Testbench的编写
      2025-10-08 14:49
      bnsarocket的博客 博客介绍了FPGA开发中仿真文件的基本写法。主要内容包括：1. 时间尺度指令的语法和作用，解释了时间单位与精度的关系；2. 仿真模块的组成，重点讲解了信号类型定义（reg/wire）、信号初始化和模块例化的方法；3. ...
    • 【深入浅出玩转FPGA学习11----Testbench书写技巧1】
      2022-07-23 20:55
      周猿猿的博客 在编写Testbench时，关于变量的定义常犯的错误就是将一个定义好的全局变量应用到了两个不同的always块中（如EX1C），那么由于这两个always块独立并行的工作机制，很可能会导致意想不到的后果。EX1Cintergeri;for(i=0...
    • Verilog实现FIFO缓存器与testbench综合指南
      2024-11-29 16:11
      Fisch FLeisch的博客 本课程将指导如何使用Verilog语言设计FIFO缓存器及其测试平台testbench，包括存储单元、读写指针、满空标志的设计，以及使用时钟信号、读写控制信号和数据序列来验证FIFO的行为，确保其按预期工作。 1. Verilog...
    • 【深入浅出玩转FPGA学习12----Testbench书写技巧2】
      2022-07-24 20:21
      周猿猿的博客 Testbench使用的是硬件语言，而其依赖的环境却是基于PC的软件平台，这也就决定了其独特的代码风格。有时的的确确是以一个软件式的顺序方式在给待测试硬件代码做测试，但是写出来的Testbench代码中却时常布满了并行...
    • Testbench编写详解
      2022-05-18 07:47
      青青豌豆的博客 之前有朋友私信留言谈到想系统学习下Testbench，今早五点早起写下这篇博客，算是一个Testbench编写专题的开场白吧，整个其实说到底透过现象看本质，不同于功能模块的编写，Testbench核心任务在于验证功能模块的设计...
    • Testbench的激励添加和书写技巧
      2022-02-20 16:26
      青青豌豆的博客 Testbench平台搭建详解 Testbench的编写说难也难，说易也易。其实说到底透过现象看本质，不同于...所以说到这里大家回头去思考下在上面3个步骤中，其中步骤1是通用性的书写规则，那么Testbench的核心设计就在步骤...
    • Josh 的学习笔记之 Verilog（Part 7——逻辑验证与 testbench 编写）
      2020-05-19 12:30
      Josh Gao的博客 验证是芯片设计过程中非常重要的一个...在芯片设计中，功能验证的方法主要有 3 种：仿真、形式验证以及硬件加速。在本篇笔记中，将重点介绍仿真的概念、仿真平台的搭建以及如何利用高效的仿真平台来验证设计等话题。
    • 数字集成电路设计（五、仿真验证与 Testbench 编写）（一）
      2022-11-19 23:49
      普通的晓学生的博客 Verilog HDL 电路仿真和验证概述和与仿真相关的系统任务
    • verilog书写规范[参考].pdf
      2021-10-12 01:19
      Verilog是一种广泛使用的硬件描述语言，用于数字系统的设计和验证。书写规范对于保证代码质量、提高团队协作效率以及确保设计的正确性和可维护性至关重要。本规范主要关注Verilog HDL的编码风格、命名习惯、模块组织...
    • Verilog硬件描述语言
      2024-01-21 12:35
      FPGA的花路的博客 Verilog硬件描述语言 设计方法 基本知识 数据类型 常量 参数 变量 wire型 reg型 memory型 inout 语句 bit选择 -: +: \$clog2 信号运算 可综合语句 过程语句 initial always 块语句 串行块 begin...end 并行块 fork.....
    • Verilog硬件描述语言完全指南
      2025-05-17 20:27
      苏西苏西的博客 在Verilog中，模块是由module和endmodule关键字定义的代码块。每个模块都必须有一个唯一的名称，遵循以下基本语法：endmodule其中port_list是端口声明列表，它定义了模块与外界交互的接口。端口可以是输入(input)、...
    • Verilog代码书写规范
      2010-06-02 09:26
      本规范涵盖了VerilogHDL编码风格、编码注意事项以及测试平台(Testbench)的编写准则。它适用于所有级别的Verilog模型（RTL、行为级、门级）以及用于仿真或综合目的的模块。 #### 四、定义 - **VerilogHDL**：一种...
    • 没有解决我的问题, 去提问

    问题事件

    • 系统已结题 12月9日
    • 创建了问题 12月1日