关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
「已注销」
2021-12-07 09:55
采纳率: 100%
浏览 236
首页
其他
已结题
modelsim仿真50MHz分频为1Hz和1kHz,为什么我仿真出来是两条直线
其他
fpga开发
收起
写回答
好问题
0
提建议
关注问题
微信扫一扫
点击复制链接
分享
邀请回答
编辑
收藏
删除
收藏
举报
2
条回答
默认
最新
关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
老皮芽子
2021-12-07 10:23
关注
要学会体问题,要将代码发在代码区,别贴代码图。
要把仿真截屏贴出来,仿真的信号要全,在仿真图上要有所有的变量
本回答被题主选为最佳回答
, 对您是否有帮助呢?
本回答被专家选为最佳回答
, 对您是否有帮助呢?
本回答被题主和专家选为最佳回答
, 对您是否有帮助呢?
解决
无用
评论
打赏
微信扫一扫
点击复制链接
分享
举报
评论
按下Enter换行,Ctrl+Enter发表内容
查看更多回答(1条)
向“C知道”追问
报告相同问题?
提交
关注问题
FPGA(六):FPGA与
modelsim
联合
仿真
之PLL
分频
和倍频
2020-05-08 16:24
简一cce的博客
有时候我们需要不同频率的时钟信号,而fpga本身是不能产生这些信号的...原信号为100
MHz
,现在想利用IP核生成
50
MHz
和1
50
MHz
的信号 主程序 module ip_filetest( input clk, input areset, output clk
50
, output c...
1_untilb4v_时钟
分频
_
2021-09-29 00:14
在提供的压缩包中,文件名为 "40
MHz
时钟
分频
模块--调试成功(8
MHz
,
50
0kHz,10kHz,
50
0Hz)",这表明这个VHDL设计可以产生四种不同的
分频
输出:8
MHz
,
50
0kHz,10kHz和
50
0Hz。这些频率通常是通过调整
分频
因子来实现的...
Verilog基础知识-——计数器设计以及任意
分频
设计与
modelsim
仿真
2021-03-31 16:39
Fighting_FPGA的博客
用D触发器实现二
分频
、掌握奇偶
分频
的不同
FPGA
仿真
太慢?我发现罪魁祸首竟然是这个低频 IP 时钟
2025-05-22 18:27
夜,雨朦胧的博客
通过将22.1184
MHz
时钟临时替换为100
MHz
时钟,
仿真
速度恢复正常。建议在功能
仿真
中使用行为模型替代IP核,或单独构建串口测试环境,避免系统级
仿真
。此外,多使用$display/assert方式替代长时间波形观察,简化驱动...
quartus
分频
模块
2014-03-26 19:38
在这个系统中,
50
MHz
的输入时钟经过
分频
器后,频率变为5kHz或
50
Hz,这意味着输入时钟频率被
分频
了至少10,000倍或1,000,000倍。因此,设计中可能使用了一个模N计数器,其中N分别对应于10,000或1,000,000。 在Quartus...
出租车计费系统设计Verilog代码
modelsim
仿真
2024-09-23 18:36
FPGA代码库的博客
当遇到红绿灯或其他情况需要停车等待时,则按时间计费,计费单价为每20s收费1元。 (2)系统预置功能:能预置起步费、每公里收费、车行加费里程、计时收费 (3)能模拟汽车行驶、停止、暂停等状态 (4)最后将路程与车费...
时序逻辑电路构建与测试:Multisim
仿真
项目应用
2025-12-24 05:37
八位数花园的博客
通过Multisim
仿真
平台构建时序逻辑电路,实现对触发器与计数器的动态测试与分析,提升电路设计的准确性与效率,multisim
仿真
为数字系统学习提供了直观可靠的实践手段。
使用Verilog对FPGA系统时钟
分频
2022-04-02 15:05
乾隆八年编程科举进士的博客
使用verilog语言对FPGA的系统时钟进行偶数
分频
并使用
modelsim
仿真
验证
FPGA应用开发和
仿真
【3.0】
2026-01-04 23:21
BinaryStarXin的博客
对于I2C总线,详细描述了字节引擎和位引擎的状态机设计,包括命令FIFO读取、数据传输控制等关键功能,并给出了主从机模块的
仿真
验证。在I2S接口部分,阐述了时钟发生器、发送器和接收器的设计原理,重点说明了帧同步...
2019年春-频率计(唐续)实验报告1
2022-08-08 21:57
-
分频
器:对
50
MHz
系统时钟进行
分频
,产生
1Hz
、10Hz、100Hz和
1KHz
的基准信号,用于闸门控制和数码管显示的扫描信号。 - 闸门选择:通过多路复用器实现不同闸门信号的手动选择。 - 门控电路:生成gate、latch和...
Verilog HDL与modelism
仿真
实验.docx
2020-06-03 10:45
【Verilog HDL与
Modelsim
仿真
实验】 本次实验涵盖了Verilog HDL语言的应用,以及
Modelsim
软件的使用,主要分为两部分:序列检测器的设计和数码管控制及显示模块的实现。 **一、序列检测器** 序列检测器是数字系统...
基于FPGA:运动目标检测(补充
仿真
结果,可用毕设)
2022-04-25 12:56
千歌叹尽执夏的博客
开发设计直接看这篇:基于FPGA:运动目标检测(原理图+源码+硬件选择,可用毕设) 这里补充一下
仿真
结果,不少朋友反应,论文没有
仿真
结果不好做。
DAC_SINE_1K.zip_Verilog中DAC输出_dac verilog_verilog DA_verilog DAC
2022-09-19 18:32
这通常会包含一个时钟
分频
器,将较高的时钟频率(比如
50
MHz
)
分频
至
1kHz
。 3. **波形发生器**:正弦波的生成可能通过查找表(LUT)实现,其中存储了预先计算好的正弦值。或者,可以使用累加器和乘法器构造一个数字...
如何在
仿真
窗口查看信号频率?(
仿真
工具使用技巧)【Modesim/Questasim】
2022-05-18 13:59
张江打工人的博客
如何在
仿真
窗口查看信号频率?频率查看步骤。其他Modesim/Questasim使用技巧。
跟着逻辑先生学习FPGA-实战篇第八课 基于 I2C 协议的 EEPROM 驱动控制
2025-01-10 19:50
Moon_3181961725的博客
链接:https://pan.baidu.com/s/1AIcnaGBpNLgFT8GG1yC-cA?pwd=x3u8提取码:x3u8。
【Verilog零基础入门-边看边练】学习笔记——第五讲 时序逻辑代码设计和
仿真
(秒计数器)(一)
2022-06-01 18:17
社牛超靓的铁蛋儿的博客
【Verilog零基础入门-边看边练】学习笔记——第五讲 时序逻辑代码设计和
仿真
(秒计数器)(一)
基于VHDL的交通灯控制系统设计与
仿真
(Quartus II 9.0验证)
2025-09-09 19:42
我有特别的生活方法的博客
状态变量通常定义为枚举类型,便于阅读和维护:更新策略建议采用两进程结构:一个用于状态更新,一个用于输出逻辑,以提高可读性和可维护性。-- 状态更新进程beginend if;-- 输出逻辑进程begin-- 主绿支红-- 主黄支...
基于FPGA的电子密码锁设计论文(含视频代码
仿真
)
2023-08-13 11:53
GP2的博客
在设计过程中,我们遇到了许多挑战与问题,下面我将总结一些心得和体会。首先,设计电子密码锁系统需要较高的安全性和可靠性。我们采用了多种加密算法,并且保证系统在密码错误、电源变化等复杂环境下也能正常运行。...
Artix-7开发板上的VHDL数字时钟
仿真
与调试详解
2025-12-23 00:32
verbaWP的博客
深入讲解在Artix-7开发板上实现vhdl数字时钟设计的全过程,涵盖
仿真
测试与调试技巧,帮助掌握vhdl数字时钟设计的核心逻辑与硬件协同工作原理。
没有解决我的问题,
去提问
向专家提问
向AI提问
付费问答(悬赏)服务下线公告
◇ 用户帮助中心
◇ 新手如何提问
◇ 奖惩公告
问题事件
关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
已结题
(查看结题原因)
12月7日
关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
已采纳回答
12月7日
关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
创建了问题
12月7日