FPGA的verilog语言关于小数计算的问题？

Question

verilog语言中怎么定义0.1小数，进行运算。比如实现7*0.1，得到0.7结果。实现这个过程，有具体程序能参考的嘛，感谢感谢！！

Answer 1

verilog 没有浮点数的定义，要实现小数，可以用定浮点的办法。
比如将一个小数放大 2^N 倍后去处理。
比如将一个小数放大256倍后，最后的8位是小数部分。
假设我们只看这最后的8位，小数部分。
0000_0001 就是 1/256=0.004
0001_0000 就是 16/256=0.0625
1000_0000 就是 128/256=0.5
0001_1010 就是 26/256=0.1
比如 7 * 0.1
我们将这 7 和 0.1 都放大256倍，成为16位的2个数，其中低8位数是小数部分
0000_0111_0000_0000 = 7
0000_0000_0001_1010 = 0.1
两个16位的数相乘的乘积是32位的数，其中低16位数是小数部分
0.1 * 7 = 0000_0111_0000_0000 * 0000_0000_0001_1010 = 0000_0000_0000_0000_x_1011_0110_0000_0000 = 0xb600
将这个数用十进制小数来表示 0xb600/0x10000 = 0.709
就是说按这个方式计算 0.7*0.1=0.709
10进制数的 0.1 在二进制中是除不尽的，是无限循环数，只保留8位(二进制)精度是有限的