大腿们，AD9361收发不是有IQ两路信号吗，这两路信号是不是一定只能是等幅度的正交的sin和cos信号？假如我的收发频段是2.4G，那我能不能直接进行QAM映射后直接分别把数据送到IQ两路，通过ad9361的混频器实现调制和解调？
0条回答 默认 最新
- 2025-12-28 17:01FPGA_ing的博客 AD9361是一款高度集成的宽带射频收发器芯片，支持70MHz-6GHz工作频段，适用于多种通信标准。该芯片采用12位并行或LVDS接口与基带处理器连接，支持1T1R和2T2R模式，通过SPI接口配置内部寄存器。数据接口采用差分设计...
- 2024-06-26 10:49FPGAmaster创新者的博客 本篇文章将介绍如何通过AD9361发射FSK信号以及纯verilog代码实现和讲解。
- 2024-12-24 17:26芯辰科技的博客 在图1中，FIN被设置为基带频率为1 MHz的FBB，FLO被设置为本振频率为...从数学的表达式中可以看出，在输入信号和本振信号为理想信号时（(及CB和Clo都为零时)），对于输出信号Fout只有FIN + FLO以及FIN – FLO两个信号，
- 2025-09-14 10:10Wireless_Link的博客 AD9361是一款高性能射频捷变收发器，工作频率70MHz-6GHz，支持3G/4G基站等应用。该器件集成射频前端、混合信号基带、频率合成器和数字接口，支持200kHz-56MHz通道带宽。关键特性包括：双通道独立接收器（噪声系数优...
- 2024-06-25 23:22老顽童FPGA的博客 对于数字信号调制，都采用IQ正交调制，包括MSK、QAM等其他调制均是如此，利用前面博客所写的接口函数和转换软件，将重点只关注调制信号本身设计，不用再考虑AD9361接口问题，将更多的经历关注到信号设计本身，对于AD...
- 2024-12-25 19:19RonyBrown的博客 本文详细介绍了AD9361驱动的设计与移植方法，针对ZYNQ系列芯片实现PS端初始化和PL端基带数据收发的优化。通过改进现有驱动，将复杂初始化放在PS端，PL端负责高效数据处理，既提升了系统稳定性，又满足了通信算法的...
- rromantic_c的博客 设计一种基于片上系统ZYNQ和射频收发捷变芯片AD9361的载波信号发生器。通过ZYNQ片上系统的PS端配置AD9361的锁相环参数,进行增益控制，数字滤波，数据接口设置等操作。通过PL端实现基带信号的数字化处理。 以2.4GHz...
- 2024-06-01 21:51老顽童FPGA的博客 本博客在前面博客（如下）基础上，进一步验证了我的转换软件和AD9361接口程序正确性，同时讲解了怎么应用AD9361进行QPSK调制解调，下一步验证讲解如何利用AD9361实现数字调制信号QPSK的解调，敬请期待！！
- 2024-12-30 14:37UnknownWonder的博客 AD9361的同步过程可以分为基带同步和相位同步，对于基带同步，可以使用AD9361支持的多设备同步机制（multiple chips synchronization, mcs），通过硬件参考时钟和软件触发来实现多个设备同步；对于相位同步，也被称...
- 2023-03-10 14:24FPGAmaster创新者的博客 AD9361收发器中文手册
- 没有解决我的问题, 去提问
问题事件
系统已结题
3月22日
创建了问题
3月14日