如何实现下图所示滤波器verilog

Question

可以调用ip核实现么，不能的话，可以稍微提供一下思路和加入到block design中的算法么？
要求输入为32位有符号数。上一个k为2的-14次方，下一个k为2的-30次方

1.

Answer 1

可以参考这个

基于FPGA设计卡尔曼滤波器 - 知乎 公式写起来太不方便了，所以写在word，用截图的形式呈现出。 本文主要内容分成6部分： 卡尔曼滤波器简介卡尔曼滤波器基本原理简化卡尔曼滤波器公式基于MATLAB仿真verilog实现卡尔曼滤波器算法基于Modelsim仿真1. … https://zhuanlan.zhihu.com/p/401955958