la三水 2022-04-08 22:43 采纳率: 78.6%
浏览 112
已结题

vivado版本问题

刚开始接触vivado，已经下好了，跟着网上的教程一步一步写代码，可是run的时候总是报错，是不是因为我下载的vivado版本不支持win11还是lic没装好

  • 写回答

2条回答 默认 最新

  • DarkAthena ORACLE应用及数据库设计方案咨询师 2022-04-08 23:30
    关注

    建议提供一下你每一步执行以及返回结果的截图,还有报错信息

    最后一张图直接翻译

    当前的精化设置允许您使用精化的netlist执行I／o规划和约束相关的工作，但是这些设置减慢了netlist精化的速度。如果不执行o引脚规划，可以从“项目设置”对话框的“精化”页更改这些设置。

    这是提醒你去setting里的Elaboration页进行一些修改

    本回答被题主选为最佳回答 , 对您是否有帮助呢?
    评论 编辑记录
  • la三水 2022-04-09 08:59
    关注

    img

    img

    img

    img

    img

    img

    img

    img

    img

    img

    img

    评论
查看更多回答(1条)

报告相同问题？

  • vivado版本问题 fpga开发 windows
    2022-04-08 22:43
    回答 2 已采纳 建议提供一下你每一步执行以及返回结果的截图,还有报错信息 最后一张图直接翻译 当前的精化设置允许您使用精化的netlist执行I／o规划和约束相关的工作，但是这些设置减慢了netlist精化的速度
  • Vivado时序约束问题 fpga开发
    2022-06-23 12:16
    回答 1 已采纳 你的约束生效了，没有问题。你最后贴的图中没有 clk_10M_clk_wiz_0 to clk_5M_clk_wiz_0 这一条就说明你的约束生效了。
  • vivado的lic问题 fpga开发
    2022-04-15 20:13
    回答 1 已采纳 有的lic是和电脑的mac地址绑定的，别人能用你就不能用了。你可以自己申请一个，也可以在网上下载一个不绑定的
  • 【Vivado那些事儿】Vivado中运行时出现visual c++运行错误的解决办法
    2021-10-17 09:00
    碎碎思的博客 Vivado中运行时出现visual c++运行错误的解决办法Win10系统中运行Vivado一直好好的，某一天突然出现visual c++运行错误，如下图所示：修复也没什么作用，卸载重装...
  • 低版本vivado打开高版本工程，ip核被锁 fpga开发
    2021-11-05 15:47
    回答 1 已采纳 高版本 vivado 能打开低版本的工程是正常的。反过来，就不行。大多数的工具软件这么操作都不行的。如果你非要这么操作，在 IP 不是被加密的状态下，手动在高版本的 vivado 下把该 IP 导出来
  • vivado2018.3仿真问题 其他
    2023-03-19 18:16
    回答 1 已采纳 该回答引用NewBing 您好，这是Bing。根据我的搜索结果①②③，可能的原因有以下几种： 您的仿真时间太短，没有覆盖到正弦波的周期。您的仿真步长太大，没有捕捉到正弦波的变化。您的仿真信号范围太小或
  • vivado 自定义axi4核寄存器问题 fpga开发
    2022-05-17 15:53
    回答 2 已采纳 要学会贴代码别贴图，要贴全。我们回答问题的时候能通过复制粘贴你的代码方便解答你的问题。你第2张小图上有个 for这个for 将 ram 例化了多次，相当于多个8位的并联，没猜错的话应该是for 4 次
  • vivado 亚稳态_【转】FPGA内部小数计算
    2021-01-30 12:50
    幻夜梦屿的博客 needPay的正确结果应该是76.93元 但是运行后发现needPay为76.93000000000001 此情况可通过 toFixed(n) 方法修正 但是这个方法对 js版本要求较高 不能兼容ie5 另一个解决方案是: 将元为单位的金额乘以100换算… ...
  • VIVADO FFT中输入数据正负号问题 fpga开发
    2022-03-29 16:58
    回答 1 已采纳 这个 IP 我没用过，也没研究过看你的说明 [47：24]为虚部，[23:0]为实部用法：数据赋给[23：0]，而高位则直接赋了24位0感觉没问题，你送的数据有正数、负数是有符号数，这样做没问题。FF
  • 关于Vivado程序无法生成比特流问题 fpga开发
    2023-03-20 15:17
    回答 1 已采纳 该回答引用GPTᴼᴾᴱᴺᴬᴵ这个问题可能是由于布线过程中出现了时序限制冲突导致的，具体可以参考以下步骤进行排查： 确认设计约束文件（XDC文件）是否正确设置，包括时钟约束、时序约束等。可以尝试重新生成
  • vivado由于launcher time out问题无法打开 fpga开发
    2023-02-13 14:04
    回答 2 已采纳 "Launcher time out" 错误通常意味着 Vivado 应用程序在启动过程中超时，无法正常加载。这可能是由于以下几个原因造成的：1、系统资源不足：如果系统内存或处理器不足，则可能无法启动
  • 首款国产7纳米GPGPU芯片在上海问世：有望打破技术垄断
    2021-06-23 17:53
    碎碎思的博客 推荐阅读 【Vivado那些事】如何查找官网例程及如何使用官网例程【Vivado使用误区与进阶】总结篇【Vivado那些事】Vivado下头文件使用注意事项【Vivado那些事】Vivado中常用的快捷键（一）F4键【Vivado那些事】Vivado...
  • vivado2018在implementatian报错为黑匣子问题 fpga开发
    2022-10-16 18:32
    回答 1 已采纳 filter_333这个模块vivado没找到，所以不知道具体怎么做Place&Route。之前我遇到过这种情况是只定义了端口，没有具体实现，所以就被当做black box。把这个模块的网表加上就成功
  • FPGA技术解析
    2022-03-14 16:52
    泡泡Java的博客 FPGA技术解析 FPGA（Field Programmable Gate Array）是在PAL （可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既...
  • 几款开源SDR平台
    2021-06-23 17:54
    碎碎思的博客 SDR软件定义无线电可将基站信号处理功能尽量通过软件来实现，使用通用硬件平台可快速地实现信号的调制解调，编码运算，SDR为现有通信系统建设提供了全新思路，给技术研究开发降低了成本、并提供了更快的实现方式。...
  • 没有解决我的问题, 去提问

问题事件

  • 系统已结题 4月30日
  • 已采纳回答 4月22日
  • 创建了问题 4月8日

悬赏问题

  • ¥15 我不明白为什么c#微软的官方api浏览器为什么不支持函数说明的检索，有支持检索函数说明的工具吗？
  • ¥15 ORBSLAM2框架跑ICL-NUIM数据集
  • ¥15 在我想检测ros是否成功安装时输入roscore出现以下
  • ¥30 老板让我做一个公司的投屏，实时显示日期，时间，安全生产的持续天数，完全没头绪啊
  • ¥15 Google Chrome 所有页面崩溃，三种解决方案都没有解决，我崩溃了
  • ¥20 使用uni-app发起网络请求，获取重定向302返回的cookie
  • ¥20 手机外部浏览器拉起微信小程序支付 （相关搜索：微信小程序）
  • ¥20 怎样通过一个网址找到其他同样模版的网址
  • ¥30 XIAO esp32c3 读取FDC2214的数据
  • ¥15 在工控机（Ubuntu系统）上外接USB蓝牙硬件进行蓝牙通信