la三水 2022-04-08 22:43 采纳率: 76.5%
浏览 141
已结题

vivado版本问题

刚开始接触vivado，已经下好了，跟着网上的教程一步一步写代码，可是run的时候总是报错，是不是因为我下载的vivado版本不支持win11还是lic没装好

  • 写回答

2条回答 默认 最新

  • DarkAthena ORACLE应用及数据库设计方案咨询师 2022-04-08 23:30
    关注

    建议提供一下你每一步执行以及返回结果的截图,还有报错信息

    最后一张图直接翻译

    当前的精化设置允许您使用精化的netlist执行I／o规划和约束相关的工作，但是这些设置减慢了netlist精化的速度。如果不执行o引脚规划，可以从“项目设置”对话框的“精化”页更改这些设置。

    这是提醒你去setting里的Elaboration页进行一些修改

    本回答被题主选为最佳回答 , 对您是否有帮助呢?
    评论 编辑记录
查看更多回答(1条)

报告相同问题？

  • Vivado时序约束问题 fpga开发
    2022-06-23 12:16
    回答 1 已采纳 你的约束生效了，没有问题。你最后贴的图中没有 clk_10M_clk_wiz_0 to clk_5M_clk_wiz_0 这一条就说明你的约束生效了。
  • vivado的lic问题 fpga开发
    2022-04-15 20:13
    回答 1 已采纳 有的lic是和电脑的mac地址绑定的，别人能用你就不能用了。你可以自己申请一个，也可以在网上下载一个不绑定的
  • 低版本vivado打开高版本工程，ip核被锁 fpga开发
    2021-11-05 15:47
    回答 1 已采纳 高版本 vivado 能打开低版本的工程是正常的。反过来，就不行。大多数的工具软件这么操作都不行的。如果你非要这么操作，在 IP 不是被加密的状态下，手动在高版本的 vivado 下把该 IP 导出来
  • vivado 亚稳态_【转】FPGA内部小数计算
    2021-01-30 12:50
    幻夜梦屿的博客 needPay的正确结果应该是76.93元 但是运行后发现needPay为76.93000000000001 此情况可通过 toFixed(n) 方法修正 但是这个方法对 js版本要求较高 不能兼容ie5 另一个解决方案是: 将元为单位的金额乘以100换算… ...
  • vivado由于launcher time out问题无法打开 fpga开发
    2023-02-13 14:04
    回答 2 已采纳 "Launcher time out" 错误通常意味着 Vivado 应用程序在启动过程中超时，无法正常加载。这可能是由于以下几个原因造成的：1、系统资源不足：如果系统内存或处理器不足，则可能无法启动
  • 关于Vivado程序无法生成比特流问题 fpga开发
    2023-03-20 15:17
    回答 1 已采纳 该回答引用GPTᴼᴾᴱᴺᴬᴵ这个问题可能是由于布线过程中出现了时序限制冲突导致的，具体可以参考以下步骤进行排查： 确认设计约束文件（XDC文件）是否正确设置，包括时钟约束、时序约束等。可以尝试重新生成
  • vivado2018.3仿真问题 其他
    2023-03-19 18:16
    回答 1 已采纳 该回答引用NewBing 您好，这是Bing。根据我的搜索结果①②③，可能的原因有以下几种： 您的仿真时间太短，没有覆盖到正弦波的周期。您的仿真步长太大，没有捕捉到正弦波的变化。您的仿真信号范围太小或
  • 【Vivado那些事儿】Vivado中运行时出现visual c++运行错误的解决办法
    2021-10-17 09:00
    OpenFPGA的博客 Vivado中运行时出现visual c++运行错误的解决办法Win10系统中运行Vivado一直好好的，某一天突然出现visual c++运行错误，如下图所示：修复也没什么作用，卸载重装...
  • vivado 自定义axi4核寄存器问题 fpga开发
    2022-05-17 15:53
    回答 2 已采纳 要学会贴代码别贴图，要贴全。我们回答问题的时候能通过复制粘贴你的代码方便解答你的问题。你第2张小图上有个 for这个for 将 ram 例化了多次，相当于多个8位的并联，没猜错的话应该是for 4 次
  • VIVADO FFT中输入数据正负号问题 fpga开发
    2022-03-29 16:58
    回答 1 已采纳 这个 IP 我没用过，也没研究过看你的说明 [47：24]为虚部，[23:0]为实部用法：数据赋给[23：0]，而高位则直接赋了24位0感觉没问题，你送的数据有正数、负数是有符号数，这样做没问题。FF
  • vivado2018在implementatian报错为黑匣子问题 fpga开发
    2022-10-16 18:32
    回答 1 已采纳 filter_333这个模块vivado没找到，所以不知道具体怎么做Place&Route。之前我遇到过这种情况是只定义了端口，没有具体实现，所以就被当做black box。把这个模块的网表加上就成功
  • microsoft微软excel或WPS表格打开vivado逻辑分析仪ILA保存的csv文件，自动转换科学计数法损失精度的bug
    2024-08-29 11:01
    weixin_46720928的博客 vivado的逻辑分析仪ILA，可以方便的把数据导出成CSV(Comma-Separated Values)文件，实际是逗号作为分隔符的数据文件。而是首先打开Excel，然后使用“数据”菜单上的“从文本/CSV”选项来导入CSV文件。在文本导入向导...
  • 电子科学与技术专业到底研究什么
    2024-07-11 19:02
    湾区人工智能的博客 主要课程电子科学与技术专业的课程清单通常涵盖了数学、物理、电子技术、计算机技术等多个学科领域，旨在为学生打下坚实的理论基础并培养其实践能力。以下是一个概括性的课程清单，但请注意，具体课程设置可能因不同...
  • 首款国产7纳米GPGPU芯片在上海问世：有望打破技术垄断
    2021-06-23 17:53
    OpenFPGA的博客 推荐阅读 【Vivado那些事】如何查找官网例程及如何使用官网例程【Vivado使用误区与进阶】总结篇【Vivado那些事】Vivado下头文件使用注意事项【Vivado那些事】Vivado中常用的快捷键（一）F4键【Vivado那些事】Vivado...
  • FPGA技术解析
    2022-03-14 16:52
    泡泡Java的博客 FPGA技术解析 FPGA（Field Programmable Gate Array）是在PAL （可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既...
  • 一文最全科普FPGA技术知识
    2021-06-23 17:54
    OpenFPGA的博客 微软 Catapult 项目在数据中心使用FPGA 代替 CPU 方案后，处理 Bing 的自定义算法时快出 40 倍，加速效果显著。数据中心对芯片性能有较高要求，硬件即服务模式下，未来更多数据中心采纳FPGA 方案将提高 FPGA 在数据...
  • 现代战争的制胜法宝？-黑科技原子无线电技术应用前景及最新研究进展
    2021-06-23 17:55
    OpenFPGA的博客 信息技术革命引领现代人进入了信息化社会，相应也使得战争形态由工业社会中的热兵器战争过渡到以知识经济和信息通信为主导的信息化战争。作为现代战争中的重要作战手段，电子干扰在战争全程中都得到了...
  • 几款开源SDR平台
    2021-06-23 17:54
    OpenFPGA的博客 SDR软件定义无线电可将基站信号处理功能尽量通过软件来实现，使用通用硬件平台可快速地实现信号的调制解调，编码运算，SDR为现有通信系统建设提供了全新思路，给技术研究开发降低了成本、并提供了更快的实现方式。...
  • ZYNQ：开发环境搭建
    2024-09-26 21:13
    li星野的博客 强大的综合与实现能力：Vivado工具采用了一系列先进的技术，如层次化器件编辑器和布局规划器、业界最好的SystemVerilog逻辑综合工具、确定性更高的布局布线引擎等，能够显著提高设计的集成度和实现速度。...
  • 没有解决我的问题, 去提问

问题事件

  • 系统已结题 4月30日
  • 已采纳回答 4月22日
  • 创建了问题 4月8日