无情敲码机 2022-04-25 02:32
浏览 27
已结题

vivado关联vsc后自动生成testbench产生神奇的错误

如果直接从vivado跳转到vsc，点击testbench扩展，那么会提示你既没有chardet模块也没有conda模块。
如图：

img

但如果直接用vsc打开.v文件，则完全可以正常生成。
如图：

img

这究竟是为什么……

img

  • 写回答

1条回答 默认 最新

  • 无情敲码机 2022-04-25 02:38
    关注

    换了几个解释器又试了下，可能跟vsc关系不大。
    有可能是利用客户端编辑器关联vsc的代码-g[][]导致的问题……蹲一个大佬的解释qwq

    评论

报告相同问题？

  • VSCode关联VIVADO编辑Verilog
    2023-02-08 16:24
    C.V-Pupil的博客 有时候接手别人的代码，或者从网上找的开源代码，每个人风格不一致，对齐缩进也不一样，阅读...Vivado是Xilinx公司提供的逻辑开发平台(之一)，如果不喜欢Vivado自带的文本编辑器，可以选择第三方的文本编辑器VSCode。
  • Vivado中调用vcs仿真
    2018-10-10 14:44
    甲六乙的博客 注：用vcs仿真要在testbench中加入生成波形文件的语句 方法1只能用dve观察波形，方法2 dve/Verdi都可以 1 vivado中直接调用vcs仿真 编译仿真库 这里是编译xilinx的原语、IP等，编译完成之后在该目录下生成一个...
  • vscode配置Verilog环境（Vivado+vscode）
    2020-12-08 15:38
    龙山小花花的博客 自动生成Testbench最后安利一些好用的插件 一. 替换vivado默认文本编辑器 打开Vivado 再Tool菜单中 打开Settings 这里需要键入的表达式是： C:/Program Files/Microsoft VS Code/Code.exe [file name] -[line ...
  • Modelsim与Questasim两个版本的区别，主要是在功能上进行说明
    2023-08-02 14:41
    2. 集成约束解释器，用于Constrained-random激励生成和Testbench自动化。 3. 支持PSL和SystemVerilog语言的断言，兼容业界知名的0-in Checkware断言库。 4. 功能覆盖率检查与分析的集成，便于验证的评估。 5. 高速的...
  • VS Code开发Verilog代码
    2023-10-01 21:19
    Wit_Lab的博客 使用过Vivado和Quartus的都知道，这两个软件的代码编辑器做的都太行，微软的Visual Studio Code不管从界面还是功能上，都完胜上述两款软件多，因此这里教大家如何在VS Code上配置Verilog编程环境。
  • [Synth 8-439] module ‘XXX‘ not found
    2024-08-16 16:22
    Deacade_10的博客 可能的一种错误原因：打开文件的时候vivado未将顶层文件设置为顶层。
  • 在VSCode中配置Verilog仿真环境（详细示例）
    2023-03-30 20:04
    啥也不ⅠⅪ的博客 end endmodule 三、模拟仿真 右键testbench文件，选择“simulate” 弹出窗口后找到相应的变量，缩放观察波形 simulate操作步骤 参考链接 VerilogHDL插件操作步骤 用VS Code + iverilog + GTKwave仿真Verilog_...
  • DDR3AXI4接口读写仿真
    2024-09-14 16:04
    Sterne365的博客 然后就是本次仿真最头疼也是最简单的问题，如下图所示，其他错误改正后可以进行仿真，但是我的s_axi_awready信号总是在s_axi_awvalid拉高的同时马上拉低，导致写地址通道不能完成握手，困扰我两天半后终于让我发现了...
  • VCS+Verdi联合仿真demo教程
    2022-11-08 23:52
    Arvin 有点菜的博客 testbench文件，产生激励信号提供给设计模块，用来对设计模块的功能进行验证，也是.v文件； filelist.f文件，用来列写出testbench文件和RTL文件，这样比较方便，不用对所有的文件一个一个的在shell中敲出来，它可以...
  • 【数字设计验证】System Verilog(sv)稍微进阶的笔记(一)
    2023-02-05 16:25
    别烫了的博客 因此当我们在Modelsim跑某个testbench时，即便Compile全部PASS，也会出现例如组件名字mismatch，端口连接mismatch或不能识别某个名字等的情况。总之，针对DUT部分，我们需要将它作为电路进行编写并进行严格的连接，...
  • Vivado关联Vscode编辑器的各种配置
    2023-05-30 18:18
    FPGA北慕的博客 2.在电脑搜索栏搜索“环境变量”...举例说明：在verilog.json文件中粘贴如下代码，作用是：prefix代表，在开发中，我们输入Shixu，body中时序逻辑的代码模板会自动生成，大大减少开发的时间。如果依旧不行则重启电脑。
  • VsCode配置之verilog
    2021-03-26 07:49
    HGGshiwo的博客 步骤一、更换Vivado自带文本编辑器 第一步 打开Vivado 再Tool菜单中 打开Settings 第二步 在Settings里更换默认的文本编辑器 这里需要键入的表达式是： C:/Program Files/Microsoft VS Code/Code.exe -g [file ...
  • Chisel 教程翻译 之 第一章：概述介绍《Digital Design with Chisel》
    2020-10-17 21:23
    Eloudy的博客 1 Introduction 1 入门 This book is an ...这本书主要介绍了使用一门现代硬件构建语言Chisel进行数字系统设计。 In this book, we focus on a higher abstraction level than usual in digital design boo.
  • VORC的PE仿真问题之二：reg数据类型和寄存器
    2009-03-04 13:19
    king_lin_fly的博客 Testbench : 'timescale 1ns/1ns module register_4_tb; // (clk, start, d, q);  reg clk;  reg start;  reg [3:0] d;  wire [3:0] q;    register_4 dut (clk, start, d, q); ...
  • 没有解决我的问题, 去提问

问题事件

  • 系统已结题 5月3日
  • 创建了问题 4月25日