搭建了一个数模混合原理图，配置完成config之后跑仿真，
具体的提示如下：
ERROR (ADE-5021):The variable 'envopts check_simulator' is not declared for tool 'ams11'.This error appears when environment variables, which are no longer supported are still being set either througth ADE state files or through .cdsinit/.cdsenv files. 同一个服务器下，其他人跑ams时正常的，实在是搞不明白怎么回事了，麻烦大家帮忙看一下具体原因，谢谢了！
使用cadence做AMS数模混仿中报错，错误代码时ADE 5021，各位朋友有解决办法吗
- 写回答
- 好问题 0 提建议
- 关注问题
分享- 邀请回答
-
0条回答 默认 最新
- 2023-11-08 18:36涟漪~的博客 然后将数模混合用到的链接库导进来，有两种方法： （1）在cds.lib中加入如下语句，其中$path为cadence安装路径。 DEFINE connectlib $path/tools/affirma_ams/etc/connect_lib/connectLib （2）直接在cadence ...
- 2020-05-08 22:24元直数字电路验证的博客 摘要：本文详细介绍了使用Cadence AMS仿真器进行数模混合仿真的步骤。以全加器为例，通过Verilog实现数字模块（半加器）和模拟电路（逻辑门）的混合仿真。具体流程包括：1）建立Verilog数字模块并生成symbol；2）...
- 2024-09-26 20:04俞愉葵Ken的博客 探索数模混合仿真：Cadence Virtuoso AMS数模电路混合仿真例程推荐 【下载地址】集成电路设计CadenceVirtuoso上的AMS数模电路混合仿真例程 本资源文件提供了一个在Cadence Virtuoso平台上进行AMS（模拟/数字...
- 2020-08-10 18:46芯片搬砖工的博客 Cadence数模混合仿真流程 前端时间在学校实验室的服务器需要数模混合仿真的时候，研究了很久数模混合仿真方法。最近开始意识到写博客，记笔记的重要性。打算重新回顾总结一下。将Cadence 数模混合仿真流程总结如下：...
- 2020-07-14 15:36YYP_8020的博客 本篇介绍的是Cadence IC617自带混合信号仿真的教程。演示了如何在图形界面中设置和运行VirtuosoAMS Designer仿真器IC617和INCISIVE151中的各种环境。它说明了如何同时具有Verilog的设计模块（数字部分）和原理图...
- 2019-08-09 00:47mymatin1004的博客 文章目录Cadence 基于ams仿真器的混合信号电路仿真建立数字（Digital）模块建立 Analog - Digital 混合仿真原理图建立 Analog - Digital ...你好，这里是一篇关于使用 Cadence 软件通过 ams 仿真器对混合信号电路（D...
- 2020-08-09 10:02元直数字电路验证的博客 本文介绍了数模混合仿真的方法，重点以VCS+XA工具为例，演示了数字Verilog作为顶层的混合仿真流程。文中详细说明了需要准备的文件（包括Verilog模块、SPICE网表、工艺库等）和关键配置文件vcsAD.init的设置方法，...
- 2024-07-12 18:54bhx415的博客 最近在做一个数模混合电路的流片工作，数字部分综合后会生成一个.sdf（标准延时格式）文件，正常来说应该是要在vcs软件上进行电路延时的反标，但由于我的电路需要信号在数字模块和模拟模块中来回循环多次，因此，...
- 2024-03-27 08:26逗豆逗的博客 在数模芯片的研发过程中，作为研发项目中的数字部分设计，数模混仿是加大设计可靠性的重要过程，用于确保模拟到数字的信号的时序能正确的被采样，确保数字部分的输入正确，为芯片的功能正确保驾护航。这里的数模混仿...
- 2022-10-20 16:41senator参议员的博客 旨在记录和解决一些Cadence未报错但结果不理想的问题
- 2023-11-01 16:56慈樂良的博客 从ADE L中Setup - Simulation Files - 选择Vector Files，输入vec文件路径即可。vec中激励不会显示在schematic中，但可以通过net名来连接。
- 2022-01-13 09:04Carol0630的博客 方法有好几种。 数字电路很小，在 Cadence CIW，File - Import - Verilog。 这样其实把Verilog netlist转成了原理图，在ADE里当成模拟电路仿真。 数字电路很大，不可能当成模拟电路仿真，就只能AMS，用现有的AMS设置...
- 2024-10-28 22:16阳排的博客 本文章基于Red Hat系统，Cadence IC617，对反相器进行仿真。
- 2021-08-02 14:23天马行空的博客的博客 数模混合IC设计时经常要调用一些Verilog模块（最简单的例如SPI接口），在前仿时一般直接用rtl代码来仿真，但是后仿时要关注因寄生带来的延迟，避免这些额外的延迟导致时序错误，因此不能简单地采用RTL来仿真。...
- 2022-12-03 11:40模拟IC攻城狮的博客 cadence从原理图到版图layout,DRC、LVS、PEX、RVE后仿真AMS完整流程+SAR ADC项目+Bandgap LDO+Buck DCDC
- 2024-04-08 13:56pengfirefire的博客 解决掉相关错误后，status中update、refresh之后就会发现DRC没错了。1、Display - Status，点击下方refresh刷新，点击DRC旁边的Update进行刷新，然后点击黄色或红色正方框，自动弹出DRC error及其类型错误。
- 2025-01-05 23:07
Cadence Virtuoso中ADE XL的蒙特卡洛(monte carlo)仿真出现“run stopped because no statistical data generated”问题解决阳排的博客 6、在自动弹出的ADE XL Test Editor中添加分析（Analyses）和输出（Outputs），操作与基本的ADE L仿真一样。但需要注意的是，此时需要对仿真的模型库进行修改。部分仿真库原来可能存在问题，因此尝试跳过此步骤，... - 2021-09-03 14:49菜鸡渣渣一个的博客 Cadence Virtuoso IC617中常见的报错和警告的解决方法
- 2024-09-05 15:13阿呆~耶~的博客 目录下的cds.lib文件，手动添加：SOFTINCLUDE /opt/Cadence/Incisive14/tools.lnx86/affirma_ams/etc/connect_lib/cds.lib。如若出现以上错误，可能原因是（1）lib manager 中不存在connect.lib；（2）incisive中缺...
- 2022-07-31 23:41学工科的皮皮志^_^的博客 cadence中使用Pspice进行电路仿真
- 没有解决我的问题, 去提问
问题事件
系统已结题
5月9日
创建了问题
5月1日