电子萌新 2022-05-06 17:52 采纳率: 50%
浏览 71
已结题

关于verilog位宽转换!@#¥%……

遇到这样一个问题,24位的数据要转成8位的,打算用FIFO去做,发现ip核不可以输入24位输出8位,只可以输入输出偶数倍关系。那我现在应该怎么转换位宽啊。

  • 写回答

2条回答 默认 最新

  • hhh_fpga 2022-05-10 13:37
    关注

    如果24bit数据不是连续的,那就完全可以不用fifo了,直接从24bit截取8bit数据就可以了,只不过1个24bit数据,需要三个时钟才能输出三个8bit的数据。

    本回答被题主选为最佳回答 , 对您是否有帮助呢?
    评论
  • 老皮芽子 2022-05-06 20:40
    关注

    只有自己写代码,没有现成的ip可用的。

    评论
查看更多回答(1条)

报告相同问题?

问题事件

  • 系统已结题 5月21日
  • 已采纳回答 5月13日
  • 创建了问题 5月6日

悬赏问题

  • ¥15 怎么根据书上的例子完成这个问题呢?
  • ¥15 ECharts 增加Zoom,整行包括右边的Text一起滑动
  • ¥15 关于网上一个easyx制作的见缝插针小游戏(c++)
  • ¥15 开地址法双散列函数处理碰撞
  • ¥15 想问一下这个是什么情况 虚拟机Linux打不开了
  • ¥15 联通光猫掉注册了怎么重新注册上去
  • ¥15 关于unity开发steamvr程序遇到的问题
  • ¥60 求tc downloader的下载方式
  • ¥15 华为 快捷方式 手电筒 接口
  • ¥15 Qt6.5支不支持Android13开发啊