关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
qq_51137728
2022-05-09 21:37
采纳率: 100%
浏览 2137
首页
嵌入式
已结题
【数电 数字逻辑】如何用74ls192和与非门设计任意进制加法计数器?
¥20
单片机
fpga开发
1.用74ls192和与非门设计3进制加法计数器;
2.用74ls192和与非门设计24进制加法计数器
有状态转换图,逻辑表达式和逻辑电路图就好了
有偿,感谢!
收起
写回答
好问题
0
提建议
关注问题
微信扫一扫
点击复制链接
分享
邀请回答
编辑
收藏
删除
收藏
举报
1
条回答
默认
最新
关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
智者知已应修善业
2022-05-10 08:32
关注
本回答被题主选为最佳回答
, 对您是否有帮助呢?
本回答被专家选为最佳回答
, 对您是否有帮助呢?
本回答被题主和专家选为最佳回答
, 对您是否有帮助呢?
解决
11
无用
1
评论
打赏
微信扫一扫
点击复制链接
分享
举报
编辑记录
评论
按下Enter换行,Ctrl+Enter发表内容
查看更多回答(0条)
向“C知道”追问
报告相同问题?
提交
关注问题
【Mutilism用
74ls192
和
与非门
设计
3
进制
24
进制
加法
计数器
2荔枝】2022-5-10
2024-07-11 23:27
智者知已应修善业的博客
缘由【
数电
数字逻辑
】如何用
74ls192
和
与非门
设计
任意
进制
加法
计数器
?-
嵌入式
-CSDN问答
74ls74(双D触发器)和
与非门
设计
异步三
进制
加法
器电路
2024-04-17 21:59
我不会这个的啊的博客
电路
设计
三
进制
加法
器在四
进制
的基础上改进 要求00>01>10>00循环 需要在11的时候恢复00状态,考虑用CLR(Rd)清零位来实现。 清零端低电位有效 ,当输出11时加一个
与非门
正好可以实现为清零位提供低电平 而当输出...
使用74LS161
设计
任意
进制
计数器
2022-05-14 23:29
叶之蓁蓁的博客
可预置的四位二
进制
同步
计数器
74LS161具有并行预置数据、清零、置数、计数和保持功能,并且有进位输出端,可以串接
计数器
使用。引脚排列如图7-1所示,功能表见7-2所示。 图7-1 74LS161引脚排列 从下表7-2中可知...
数电
实验: 利用74ls161和74ls00实现
计数器
2024-05-28 23:12
黑蓝紫红的博客
熟悉时序逻辑电路的工作原理,熟悉74ls161的功能,利用74ls161实现计数系统,和相应门元件实现特定模值的
计数器
,数码显示管显示计数过程。RD’端为异步清零端,只要RD’= 0,触发器被清零,
计数器
输出全为0,不需要...
用74ls90组成二十四
进制
计数器
_尘埃粒子
计数器
的工作原理和应用分析
2020-10-24 08:17
weixin_39565390的博客
阅读 用两片
加法
器芯片74283配合适当的门电路完成两个BCD8421码的
加法
运算。(输入两个以BCD84....振荡器从一个初始状态经过一段时间又回到这个状态;这个时间间隔定义为振荡器的一个循环,又叫周期...
NE555+74ls160+74LS20
数电
数字钟Multisim仿真
设计
2024-05-24 15:59
无限虚空的博客
NE555+74ls160+74LS20
数电
数字钟Multisim仿真
设计
深入解析中规模集成电路时序逻辑
设计
:基于74LS161/163构建通用模N
计数器
的全方位指南
2025-01-14 15:24
想进大厂(考研版)的博客
本文深入解析了基于74LS161/163芯片构建模N
计数器
的
设计
方法。首先对比了两款芯片的关键差异:74LS161采用异步清零而74LS163采用同步清零,后者能有效消除毛刺问题。重点阐述了两种核心
设计
方法:置零法和置数法,...
Multisim14.0仿真应用
设计
(一百四十九)基于74LS90的七
进制
计数器
应用
设计
仿真
2024-04-10 11:10
July工作室的博客
一、仿真原理图:
FK.rar_十
进制
计数器
2022-09-23 10:58
1. **组合逻辑
设计
**:使用门电路(如
与非门
、或非门等)直接构造出满足所需计数功能的逻辑。这种方法需要手动
设计
和验证逻辑表达式,复杂度较高。 2. **分频器**:通过预置的分频系数对系统时钟进行分频,达到每过...
解决
74ls192
无法正常使用。
2022-11-10 22:55
AAA bit的博客
综上,74S168和
74LS192
的唯一区别就是,前者相对后者少了一个清零的接口,但让74S168计数到0停止并不难,该芯片和
74LS192
都是同步十
进制
加减
计数器
,相互之前可以无缝替换的,并且替换后,能够正常使用了。...
74LS90十
进制
电路.zip
2023-05-26 12:54
74LS90的使用中,常常需要配合其他逻辑门电路,例如74LS00(四2输入
与非门
)或74LS04(六反相器),以完成特定的应用需求。例如,可以利用这些门电路来控制计数方向(递增或递减)、选择计数模式,或者将
计数器
的...
【数字电路学习】从零开始的
数电
笔记 |
进制
|
加法
器 | 编码解码
2024-09-20 16:12
落影殇随的博客
从零开始的一个
数电
笔记,由于转换格式,会有部分排版不太好
可编程逻辑器件学习(day27):
数字逻辑
电路
设计
:从组合逻辑到时序系统的工程实践
2025-11-19 16:00
brave and determined的博客
摘要:本文系统介绍了
数字逻辑
电路
设计
方法,重点讲解组合逻辑电路的四步
设计
流程(问题分析、卡诺图简化、表达式变换、电路实现)和D触发器的工作原理及时序特性。同时阐述了组合与时序逻辑的协同
设计
方法,包括...
数字逻辑
基础实验——时序逻辑电路的
设计
2024-03-07 22:34
霁谙的博客
用74LS160和74LS138(3线—8线译码器)和必要的门电路
设计
一个灯光控制逻辑电路。(1)掌握中规模集成寄存器构成的时序逻辑电路的
设计
方法。(2)掌握中规模集成
计数器
设计
N
进制
计数器
的方法。(3)学会用时序功能...
数字电子钟逻辑电路
设计
2023-06-16 11:50
limafang的博客
设计
实验的过程是一个从无到有的过程,从开始完全没有思路,到了解大体的
设计
,从不理解与按键功能到熟知元件用法,最终
设计
出完整的实验
设计
图。在这个过程中,需要我们查找相关书籍或上网查找相关资料获得实验器材...
数字电子技术知识点总结(四)时序逻辑电路
2025-02-10 22:25
朝颜_祝余的博客
1. 时序逻辑电路的基本概念时序电路:电路的输出不仅依赖于输入信号,还依赖于电路的内部状态。时序电路通常需要一个或多个时钟信号来触发状态的改变。状态:时序电路中,电路的状态由一组寄存器(例如触发器或锁存...
计数器
的
设计
--电子技术课程
设计
说明书--模99
2022-07-24 21:47
爱吃饼干的小白鼠的博客
74LS160是常用的
数字逻辑
芯片,为十
进制
计数器
,具有计数、置数、禁止清零等功能,其内部是由D触发器和逻辑门电路构成的。芯片具有两个使能端ENP和ENT,高电平有效,具有一个清零端MR,低电平有效,在计数时需要接高...
基于
数电
的电子秒表
2018-11-24 20:56
xubuhui的博客
基于
数电
的电子秒表 南京师范大学中北学院 毕 业 设 计(论 文) ( 2018 届) 题 目: 基于
数电
的电子秒表 专 业: 物联网工程 姓 名: 徐慧 学 号: 88143331 指导教师: 聂梦雅 职 称: 助教 填写日期: ...
74LS系列中文资料 行业 - 教育 - 74LS系列中文资料.zip
2023-06-20 15:42
在实验环节,教师可以引导学生使用74LS系列芯片搭建各种逻辑电路,例如二
进制
加法
器、数据选择器或者状态机,以此增强他们对
数字逻辑
的理解和动手能力。同时,通过分析和调试实际电路,学生可以学习到故障排查和电路...
数字电路与逻辑
设计
习题
2020-12-30 02:04
POP-2000的博客
格雷码(循环码,
任意
两个相邻码之间只有一位不同):a.最高位不变;b.二
进制
的后一位与前一位异或的到格雷码的下一位 格雷码——>二
进制
:a.最高位不变;b.高位二
进制
码于次高位格雷码异或得到二
没有解决我的问题,
去提问
向专家提问
向AI提问
付费问答(悬赏)服务下线公告
◇ 用户帮助中心
◇ 新手如何提问
◇ 奖惩公告
问题事件
关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
系统已结题
5月23日
关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
已采纳回答
5月15日
关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
修改了问题
5月9日
关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
创建了问题
5月9日