对vivado工程行为仿真，为什么波形只能运行35ps就暂停了？
我点一下开始运行10ps,再点一下再运行10ps
对vivado工程行为仿真，自动暂停？
- 写回答
- 好问题 0 提建议
- 追加酬金
- 关注问题
分享- 邀请回答
-
1条回答 默认 最新
老皮芽子 2022-05-11 16:42关注把激励文件贴出来，贴在代码区
在 Simulation Sources 里面本回答被题主选为最佳回答 , 对您是否有帮助呢?解决评论 打赏无用 1举报 分享
- 2022-05-11 15:41回答 1 已采纳 把激励文件贴出来，贴在代码区在 Simulation Sources 里面
- 2022-04-07 11:00回答 1 已采纳 verilog 有对文件读写的函数，可以将仿真波形中需要的数据写入文件。
- 2021-11-06 12:50回答 3 已采纳 这个报错的意思是io的电平标准没有被设置，可能会存在错误，要求重新设置电平标准。应当是存在于约束文件当中，或者是在实现/综合/rtl步骤中进行io planning的时候仅约束了管脚没有约束电平导致的
- 2021-05-20 09:46杏儿黄的博客 版权声明：本文为CSDN博主「FPGADesigner」的原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接及本声明。...Vivado设计套件支持如下仿真工具：Vivado Simulator、Questa、ModelSim、IES、VCS、Rivera-
- 2022-05-12 16:52回答 1 已采纳 思路可行，不过myip 模块最好再与pcie之间加个中断信号。myip收到数据后通过中断告诉pcie的主机通过pcie读取数据。我写的一些文章，是关于pcie读写can的，你可以看下，希望能给你有些启
- 2022-05-31 12:17回答 1 已采纳 你看下你的激励文件，时钟的频率被你整错了，看波形文件，你整成20ns 50MHz 的时钟了。看你的IP设置是需要100MHz 时钟的。
- 2021-11-05 15:47回答 1 已采纳 高版本 vivado 能打开低版本的工程是正常的。反过来，就不行。大多数的工具软件这么操作都不行的。如果你非要这么操作，在 IP 不是被加密的状态下，手动在高版本的 vivado 下把该 IP 导出来
- 2023-05-19 14:37yishuihanq的博客 本实验基于Xinlinx 黑金AX7A035t FPGA开发板，输出 4 个不同时钟频率或相位的时钟，并在 Vivado 中进行仿真以验证结果，最后生成比特流文件并将下载到开发板上，使用示波器来测量时钟的频率。【差分时钟】
- 2022-05-15 22:30
vivado2019.2通过block memory生成的AXI4接口的IP核，testbench中想通过对ip核的输入端口赋值的方式模拟单次读请求，无法读取数据，arready信号始终没有拉高
fpga开发
硬件工程
回答 3 已采纳 resetn_i 不对，应该是先0后1 initial begin resetn_i <= 0; #100 resetn_i <= 1; end axi_bready - 2023-03-19 18:16回答 1 已采纳 该回答引用NewBing 您好，这是Bing。根据我的搜索结果①②③，可能的原因有以下几种： 您的仿真时间太短，没有覆盖到正弦波的周期。您的仿真步长太大，没有捕捉到正弦波的变化。您的仿真信号范围太小或
- 2022-07-31 01:46 安装vivado2019.1时一直报错There is no valid Xilinx installation that this Update can be applied to”。
fpga开发
嵌入式硬件
硬件工程
回答 1 已采纳 下载的是更新包，如果设备没有预装vivado的情况下就会出现这种问题；可以下载完整版本https://china.xilinx.com/support/download.html
- 2024-04-05 14:19Vivado是一款由Xilinx公司开发的强大硬件描述语言（HDL）综合工具，它集成了设计、仿真、综合、实现和硬件调试等流程。而Verilog是一种广泛使用的硬件描述语言，用于描述数字系统的结构和行为。 1. **Verilog基础...
- 2022-09-23 17:24回答 1 已采纳 1.a=5/2;等效与a=2 会把5/2直接当2处理。2.a=b/7 综合后会优化成乘法，和c 语言优化成魔法数相乘类似。3.a=b/c 综合后会是个除法电路，可能会调用dsp,也可能会是移位想减。与
- 2020-08-01 18:27ReCclay的博客 文章目录一、创建LED工程二、创建设计源文件三、RTL分析，进行引脚绑定四、synthesis - 综合五、时序约束六、生成比特流文件七、仿真八、下载验证PL设计九、内嵌逻辑分析仪9.1、方法一9.2、方法二 一、创建LED工程 ...
- 2024-01-21 12:50FPGA的花路的博客 功能仿真（前仿真） 对建模文件进行编译，对模型电路进行功能上的仿真验证。前仿真不考虑信号的延迟问题，只是验证逻辑正确性。 逻辑综合 综合（synthesize），将Verilog 建模转换为门级网表的过程。逻辑综合的目的...
- 2021-08-12 06:03全称是VHSIC（Very High Speed Integrated Circuit）硬件描述语言，是一种用于电子设计自动化领域的编程语言，广泛应用于数字系统的设计，特别是FPGA（Field-Programmable Gate Array）和ASIC（Application-Specific...
- 2021-08-12 05:24在电子设计自动化（EDA）领域，Verilog HDL（硬件描述语言）是一种广泛使用的编程语言，用于描述数字系统的逻辑行为。本项目“VerilogHDLclock.rar”专注于使用Verilog HDL来设计一个多功能数字钟，它涵盖了FPGA...
- 2019-08-26 11:47xh116996的博客 硬件开发和测试 Vivado IDE开发套件，IP库 配置PS 在PL上设计和实现外部模块和逻辑单元 软件开发和测试 软件系统可以被认为是建立于基于硬件的系统上的一个栈。 板级支持包(BSP)：提供底层的驱动和...
- 2021-07-24 13:49芯语芯愿的博客 battery-backed RAM 电池供电式 RAM baud rate 波特率 beaconing 信标 beamforming 波束成形 behavior simulation 行为仿真 behavioral level 行为级 Bell Labs Layered Space Time 贝尔实验室分层空时 (BLAST) ...
- 没有解决我的问题, 去提问
问题事件
系统已结题
5月21日
已采纳回答
5月13日-
创建了问题
5月11日
悬赏问题
- ¥15 metadata提取的PDF元数据，如何转换为一个Excel
- ¥15 关于arduino编程toCharArray()函数的使用
- ¥100 vc++混合CEF采用CLR方式编译报错
- ¥15 coze 的插件输入飞书多维表格 app_token 后一直显示错误，如何解决？
- ¥15 vite+vue3+plyr播放本地public文件夹下视频无法加载
- ¥15 c#逐行读取txt文本，但是每一行里面数据之间空格数量不同
- ¥50 如何openEuler 22.03上安装配置drbd
- ¥20 ING91680C BLE5.3 芯片怎么实现串口收发数据
- ¥15 无线连接树莓派，无法执行update，如何解决？（相关搜索：软件下载）
- ¥15 Windows11, backspace, enter, space键失灵