使用vivado dds ip核产生10MhZ的sin与cos 波形有错。

使用vivado dds ip核产生10MhZ的sin与cos 波形，为什么出来的波形是5Mhz的？产生的波形如下图所示：

以下是我的dds ip 配置：

写回答
好问题 0 提建议
追加酬金
关注问题
分享
邀请回答
编辑收藏删除
收藏举报

1条回答默认最新

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
老皮芽子 2022-05-31 14:16
关注
你看下你的激励文件，时钟的频率被你整错了，看波形文件，你整成20ns 50MHz 的时钟了。看你的IP设置是需要100MHz 时钟的。

本回答被题主选为最佳回答 , 对您是否有帮助呢?

解决无用
评论打赏
分享
举报

评论

按下Enter换行，Ctrl+Enter发表内容

报告相同问题？

关注问题

使用vivado dds ip核产生10MhZ的sin与cos 波形有错。 fpga开发硬件工程
2022-05-31 12:17

回答 1 已采纳你看下你的激励文件，时钟的频率被你整错了，看波形文件，你整成20ns 50MHz 的时钟了。看你的IP设置是需要100MHz 时钟的。
vivado pcie ip核工程搭建 fpga开发
2022-05-12 16:52

回答 1 已采纳思路可行，不过myip 模块最好再与pcie之间加个中断信号。myip收到数据后通过中断告诉pcie的主机通过pcie读取数据。我写的一些文章，是关于pcie读写can的，你可以看下，希望能给你有些启
vivado 出现ip 核被锁定（运行upgrade_ip 也无效） fpga开发
2022-05-30 16:46

回答 2 已采纳已解决Open Block Design, 在tcl console输入下面这个命令后回车：set_property LOCK_UPGRADE false [get_bd_cells <IP名
Vivado_DDS IP核_设计与仿真
2022-06-20 19:46

怪都督的博客本文介绍了Vivado中DDS的使用方法，并进行了仿真测试。
VIVADOIP核找不到打不开，找不到解决办法 fpga开发
2021-12-25 15:02

回答 1 已采纳我之前也遇到过这个问题，通过这个解决了，你可以借鉴一下。https://support.xilinx.com/s/question/0D52E00006hpp7v/dputrd%E7%BC%96%E8
低版本vivado打开高版本工程，ip核被锁 fpga开发
2021-11-05 15:47

回答 1 已采纳高版本 vivado 能打开低版本的工程是正常的。反过来，就不行。大多数的工具软件这么操作都不行的。如果你非要这么操作，在 IP 不是被加密的状态下，手动在高版本的 vivado 下把该 IP 导出来
为什么Vivado调用的时钟IP无法使用 fpga开发
2022-06-21 13:08

回答 1 已采纳没看见时钟 IP 的 reset 属性这个 reset 缺省属性是高有效估计是这里的问题你的激励文件 rst_n 和这个反了，不匹配，时钟 IP 始终是复位状态。这么改下试试 module Clo
Vivado DDS IP核使用、仿真、多相处理和相关计算验证
2022-09-05 19:42

Ca离子载体A23187的博客 Vivado DDS IP核使用、仿真、多相处理和相关计算验证
vivado2019.2通过block memory生成的AXI4接口的IP核，testbench中想通过对ip核的输入端口赋值的方式模拟单次读请求，无法读取数据，arready信号始终没有拉高 fpga开发硬件工程
2022-05-15 22:30

回答 3 已采纳 resetn_i 不对，应该是先0后1 initial begin resetn_i <= 0; #100 resetn_i <= 1; end axi_bready
vivado 自定义axi4核寄存器问题 fpga开发
2022-05-17 15:53

回答 2 已采纳要学会贴代码别贴图，要贴全。我们回答问题的时候能通过复制粘贴你的代码方便解答你的问题。你第2张小图上有个 for这个for 将 ram 例化了多次，相当于多个8位的并联，没猜错的话应该是for 4 次
vivado xDMA(PCIe)核数据传输原理解析（双口ram） fpga开发
2022-05-17 17:02

回答 1 已采纳要学会贴代码别贴图，要贴全，很多你忽略的没贴出来的代码往往是问题的关键。
vivado DDS IP核的使用及仿真
2022-12-28 19:23

Yan0224的博客比如我这里设置是32位宽，4通道，时钟是491.52MHz，491.52*10^6 / (2^32*4)，那么可以算出来这个大约设置在0.029-0.06之间，这边写个0.04，然后左边可以看到数config_tdata的位宽变成32位，位宽更大这样输入的频率...
VIVADO FFT中输入数据正负号问题 fpga开发
2022-03-29 16:58

回答 1 已采纳这个 IP 我没用过，也没研究过看你的说明 [47：24]为虚部，[23:0]为实部用法：数据赋给[23：0]，而高位则直接赋了24位0感觉没问题，你送的数据有正数、负数是有符号数，这样做没问题。FF
【vivado IP核学习】DDS complier v6.0使用“SIN/COS LUT only”
2021-09-06 16:12

卡布奇诺加勺糖的博客根据使用需求，设置dds格式为 “sin cos lut only”，赛灵思官方dds IP的说明文档对该模式的描述如下： When configured as a SIN/COS LUT only, the Phase Generator is not implemented and the PHASE_IN signal ...
如何使用Vivado DDS ip核产生正余弦波
2023-10-14 20:49

weixin_69078842的博客使用DDS ip核
52--vivado DDS IP核的使用
2020-05-31 12:44

Frosty flame的博客这周六看了Xilinx的 DDS手册学了下DDS的使用，目标是可编程生成任意频率的正弦波。
Vivado关于dds IP核实现任意频率的正余弦波输出
2022-10-29 14:39

逾越TAO的博客 Vivado关于dds IP核实现任意频率的正余弦波输出目录一、dds IP核的创建与参数配置 1、创建dds IP核 2、参数配置 3、可编程输入设置 4、详细的设置 5、输出频率设置 6、配置总结 7、输出增量和对应频率总结二、...
VIVADO hls生成dds 波形 ddsIP核
2023-07-28 15:16

远方~的风的博客 HLS生成自定义IP核
VIVADO DDS IP核的使用
2020-10-17 19:50

fpgaer0630的博客在前面的内容介绍了 ISE14.7 下 DDS IP 核的例化及使用方法，本文介绍如何使用 VIVADO 工具例化 DDS IP核，并在例化后给出简单的仿真测试，用于验证功能是否正常。 2. IP 核例化在“Configuration”页面中，...
没有解决我的问题, 去提问

问题事件

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
系统已结题 6月8日
关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
已采纳回答 5月31日
关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
创建了问题 5月31日

悬赏问题

¥15 网络科学导论，网络控制
¥100 安卓tv程序连接SQLSERVER2008问题
¥15 metadata提取的PDF元数据，如何转换为一个Excel
¥15 关于arduino编程toCharArray()函数的使用
¥100 vc++混合CEF采用CLR方式编译报错
¥15 coze 的插件输入飞书多维表格 app_token 后一直显示错误，如何解决？
¥15 vite+vue3+plyr播放本地public文件夹下视频无法加载
¥15 c#逐行读取txt文本，但是每一行里面数据之间空格数量不同
¥50 如何openEuler 22.03上安装配置drbd
¥20 ING91680C BLE5.3 芯片怎么实现串口收发数据

使用vivado dds ip核产生10MhZ的sin与cos 波形有错。

1条回答 默认 最新

问题事件

悬赏问题

1条回答默认最新