关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
Petrichor_1022
2022-06-08 02:30
采纳率: 66.7%
浏览 360
首页
嵌入式
Vivado 的波形图仿真图中总线输出为高阻态
嵌入式硬件
fpga开发
电路图连的应该是正确的,但是仿真波形图得输出部分就是没有数据
收起
写回答
好问题
0
提建议
关注问题
微信扫一扫
点击复制链接
分享
邀请回答
编辑
收藏
删除
结题
收藏
举报
1
条回答
默认
最新
关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
老皮芽子
2022-06-08 08:33
关注
把激励文件贴出来,波形图左边的信号名不全被挡住了,要学会贴图,把信息贴全。
本回答被题主选为最佳回答
, 对您是否有帮助呢?
本回答被专家选为最佳回答
, 对您是否有帮助呢?
本回答被题主和专家选为最佳回答
, 对您是否有帮助呢?
解决
无用
评论
打赏
微信扫一扫
点击复制链接
分享
举报
评论
按下Enter换行,Ctrl+Enter发表内容
查看更多回答(0条)
向“C知道”追问
报告相同问题?
提交
关注问题
高阻态
是0还是1_FPGA/ASIC笔试面试题集锦(1)知识点高频复现练习题
2020-10-22 00:36
weixin_39634443的博客
目录写在前面正文内容简述ASIC设计流程,并列举出各部分用到的工具?简述FPGA的开发流程?名词解释数制转换什么是竞争和冒险?如何消除?2分频描述简述建立时间...谈谈对Retiming技术的理解什么是
高阻态
?集成时钟门...
Multisim14.3中FPGA接口电路设计:原理图项目应用
2025-12-28 08:23
易个小小钡原子的博客
深入讲解在multisim14.3环境下构建FPGA接口电路的方法,结合原理图设计与项目实践,展现multisim14.3强大的电路
仿真
能力,提升数字系统开发效率。
vivado
亚稳态_FPGA/ASIC笔试面试题集锦(1)知识点高频复现练习题
2021-01-30 12:50
板哥空山建筑的博客
目录写在前面正文内容简述ASIC设计流程,并列举出各部分用到的工具?简述FPGA的开发流程?名词解释数制转换什么是竞争和冒险?如何消除?2分频描述简述建立时间...谈谈对Retiming技术的理解什么是
高阻态
?集成时钟门...
Vivado
使用教程:I2C接口系统设计完整指南
2025-12-30 01:15
皓晗的博客
深入讲解基于
Vivado
使用教程的I2C接口系统搭建流程,涵盖从工程创建到硬件验证的关键步骤。结合实际案例,帮助掌握FPGA开发中常用的I2C通信协议实现方法,提升
vivado
使用教程实战能力。
基于
Vivado
的硬件IIC软硬协同设计
2022-03-31 18:48
PPRAM的博客
在设计过程中遇到了一个非常奇怪的问题,就是
Vivado
对于模块中内嵌例化的三态门无法综合的问题,简单来说就是无法综合inout定义的信号,故开篇来记录下解决的过程。 一、代码下载链接 废话不多说,这里贴出该I2C...
Vivado
使用项目实战:实现I2C温度传感器读取
2025-12-23 06:25
銀河鐵道的企鵝的博客
通过FPGA开发板利用
vivado
使用流程,实现对I2C接口温度传感器的驱动与数据采集,详细讲解逻辑设计与调试过程,帮助掌握
vivado
使用技巧和硬件协同开发方法。
FPGA实现EMMC初始化与数据传输的硬件
仿真
2025-10-08 03:41
butter的博客
本文详细介绍了如何在FPGA平台上对EMMC存储设备进行硬件
仿真
,包括上电初始化、命令解析、状态机设计以及数据传输等核心流程。通过构建虚拟的EMMC模型,开发者可以高效验证主机控制器的设计,精准定位时序与协议问题...
从零构建数字存储系统:Verilog与
Vivado
中的存储器
仿真
实战指南
2025-12-11 06:36
反内卷战士508的博客
本文详细介绍了如何使用Verilog和
Vivado
从零构建数字存储系统,重点讲解了存储器设计与
仿真
的完整流程。通过实战指南,读者将学习如何设计16KB ROM系统,包括模块集成、地址控制和存储实现,并使用
Vivado
进行综合与...
通俗解释
Vivado
固化程序烧写涉及的硬件信号定义
2026-01-19 03:31
韦先波的博客
深入讲解
Vivado
固化程序烧写步骤中涉及的关键硬件信号定义,帮助开发者理解配置流程与FPGA启动机制,提升烧写稳定性与调试效率。
ego1开发板大作业
vivado
实践指南:温度传感器数据采集系统
2026-01-11 01:51
叶深深的博客
利用ego1开发板大作业
vivado
实践,构建温度传感器数据采集系统,深入掌握FPGA开发流程与硬件协同设计技巧,是
vivado
和ego1开发板大作业中的典型应用案例。
FPGA
嵌入式
系统开发实战代码完整指南
2025-07-27 01:57
刀总的博客
嵌入式
系统是一种专用的计算机系统,它被集成到一个更大的设备或机械中,用于控制特定的硬件设备。与通用计算机系统不同,
嵌入式
系统通常不包含传统的用户界面,如键盘和显示器。相反,
嵌入式
系统的设计以最小化资源...
基于FPGA的I2C协议——以EEPROM为例
2022-05-31 11:49
人外有人Cat的博客
2、其中两根线均为开漏
输出
, 均无
输出
高电平的能力,需要外界上拉电阻来
输出
高电平,SCL、SDA在空闲状态为
高阻态
。 3、在一个I2C通讯
总线
中,可连接多个I2C通讯设备,支持多个通讯主机及多个通讯从机。每个
DDR3/4_IP核应用--
vivado
2022-01-22 21:00
Hack电子的博客
参考资料《pg150-ultrascale-memory-ip》以该手册的脉络为主线,对DDR3/4控制器进行探讨。1.IP核结构根据官方提供的资料,IP核主要划分为三个部分,分别是用户接...
线性滤波.zip(FPGA实现+Verilog)
2019-12-22 23:35
在本项目中,
VIVADO
可能是用来设计、
仿真
和验证Verilog代码的平台,同时也可以生成用于ARM+FPGA平台的配置文件。 5. **ARM+FPGA协同工作**:ARM处理器通常用于执行复杂的控制任务和数据处理,而FPGA则擅长并行处理...
FPGA实战:手把手教你用DS18B20搭建高精度温度监测系统(附Verilog代码)
2025-06-11 21:10
念区的博客
本文详细介绍了如何使用FPGA驱动DS18B20传感器构建高精度温度监测系统。通过深度解析单
总线
协议,设计精准的状态机实现时序控制,并提供了完整的Verilog代码。文章涵盖了从系统架构设计、数据处理、精度调节到基于...
解构无时钟同步:FPGA中LocalBus异步时序设计的艺术与陷阱
2025-12-17 03:05
阻塞棉花糖的博客
本文深入探讨FPGA中LocalBus异步时序设计的核心技术,重点分析无时钟同步下的时序挑战与解决方案。通过SC16C654接口实战案例,详细解析亚稳态处理、信号同步化和时序收敛等关键问题,为FPGA工程师提供可靠的异步时序...
《FPGA至简设计原理与应用》学习笔记1 —— FPGA基础
2023-03-10 15:47
|惜取少年时的博客
时序
仿真
使用的
仿真
器和功能
仿真
使用的
仿真
器是相同的,所需的流程和激励也是相同的,唯一的差别是:时序
仿真
加载到
仿真
器的设计包括基于实际布局布线设计的最坏情况的布局布线延时,并且在
仿真
结果
波形图
中时序
仿真
...
Verilog HDL语法(上)
2025-02-21 22:26
傅里叶我的神的博客
对verilog进行了入门级别的介绍。 重点需要区分开wire型和reg型的不同,像是它们在声明,赋值,模块例化等地方。...还需要注意在时序逻辑电路和组合逻辑电路,它们在赋值,条件语句中的特殊缺省情况等,避免出现latch。
紫光同创PGC1KG-LPG100/PGC2KG-LPG100开发套件:盘古1K/2K硬件开发实战指南
2025-08-11 10:56
pear55的博客
意思就是把设计顶层模块中名为clk的端口,分配到芯片的E15这个物理位置(Site)上。第二行IOBUF PORT "clk" IO_TYPE=LVCMOS33; 则是设置这个引脚的电气标准,LVCMOS33表示3.3V低压CMOS电平,这也是我们板子主要使用...
没有解决我的问题,
去提问
向专家提问
向AI提问
付费问答(悬赏)服务下线公告
◇ 用户帮助中心
◇ 新手如何提问
◇ 奖惩公告
问题事件
关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
创建了问题
6月8日