关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
Petrichor_1022
2022-06-08 02:33
采纳率: 66.7%
浏览 1939
首页
硬件开发
已结题
Vivado 仿真波形图总是高阻态
¥10
fpga开发
嵌入式硬件
电路图应该是对的但是总线上的数据总是显示不出来,都是蓝色的线
收起
写回答
好问题
0
提建议
关注问题
微信扫一扫
点击复制链接
分享
邀请回答
编辑
收藏
删除
收藏
举报
2
条回答
默认
最新
关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
老皮芽子
2022-06-08 08:33
关注
把激励文件贴出来,波形图左边的信号名不全被挡住了,要学会贴图,把信息贴全。
本回答被题主选为最佳回答
, 对您是否有帮助呢?
本回答被专家选为最佳回答
, 对您是否有帮助呢?
本回答被题主和专家选为最佳回答
, 对您是否有帮助呢?
解决
1
无用
2
评论
打赏
微信扫一扫
点击复制链接
分享
举报
评论
按下Enter换行,Ctrl+Enter发表内容
查看更多回答(1条)
向“C知道”追问
报告相同问题?
提交
关注问题
vivado
仿真
波形
2023-10-03 00:20
天下弈芯的博客
vivado
如何调出
仿真
波形窗口、
仿真
波形窗口的手动调整、四种波形状态、观察
仿真
波形的作用、查看内部变量的
仿真
波形等。
VIVADO
仿真
信号异常高阻抗
2025-08-06 16:37
weixun_Yan的博客
生成
仿真
文件后
vivado
会自动将
仿真
顶层文件set as top,但此时
仿真
会出现信号高阻状态(如时钟、复位等信号)。此时需要重新将该
仿真
顶层文件set as top(先将另一文件set as top,再将
仿真
顶层文件set as top)可...
Vivado
XSIM
仿真
器 前
仿真
、后
仿真
寄存器信号输出
高阻态
2023-07-14 16:17
优质蛋白 - 芯片打工人的博客
在综合后、布线后的行为
仿真
和时序
仿真
都显示高阻Z,且复位信号不起作用。因为解决不了modelsim综合后
仿真
一直报错的问题,只能先用
Vivado
自带的XSIM
仿真
,遇到了一个莫名其妙的bug。综合后
仿真
波形正常。在模块中...
在使用
vivado
2019进行功能级(后仿)
仿真
时所有波形会出现高阻和不定态解决方法
2020-12-13 20:34
我没偷你猪啊的博客
项目场景:在使用
vivado
2019进行功能级(后仿)
仿真
时所有波形会出现高阻和不定态解决方法 问题描述: 提示:有些新同学在使用
vivado
进行后方真时会出现所有波形均为
高阻态
,不定态的现象。 例如:做一个简单的纯...
vivado
对高阻z和不定态x信号的处理
2021-11-26 15:26
月落乌啼霜满天@3760的博客
最近在做关于FPGA原型验证,不清楚代码中的高阻z和不定态x会被映射成什么样的电路。会不会导致前
仿真
和综合后
仿真
的结果不一致。所以自己做了个验证。 1,高阻z 代码 先附上用来验证的源代码和
仿真
代码。 代码结构...
蜂鸟E203
Vivado
仿真
与Modelsim
仿真
波形不符合
2023-10-13 19:19
Ocean_Sheep的博客
快速记录一个错误,
vivado
...并且最该死的是modelsim在不知道宏定义是什么的情况下还没有报错,导致输入信号出现高阻z或者不定态x,使得整个设计
仿真
出错,写此博客以此记录问题。添加之后波形正常,和
vivado
仿真
相同。
Vivado
仿真
时遇到所有波形全部显示为“Z”的解决方案。
2024-10-28 20:35
爱吃花椒的程序员的博客
Vivado
仿真
时遇到所有波形全部显示为“Z”的解决方案。
仿真
时所有信号的波形都是
高阻态
或者一片空白怎么解决?
2021-01-15 15:03
IC媛的博客
今天在测试模块功能的时候出现这样的一个现象:我点击“Run simulation”,
Vivado
能够不报错,但是得到的结果确是所有的信号都是蓝色的,时钟也没有出现。我回头检查了好几遍,我的testbench,和之前写的没有差别,...
FPGA/Modelsim联合
仿真
高阻态
问题排查
2024-09-13 20:52
卧槽你有120斤的博客
ModelSim
仿真
的时候输出高阻/
仿真
失败
vivado
dds ip核输出高阻问题
2022-09-18 20:49
cckkppll的博客
vivado
dds ip核输出高阻问题
Vivado
程序设计-
仿真
流程
2023-05-06 21:10
Bonjour读作本鸡噢~鲁的博客
仿真
中的变量以tb文件为标准,若tb文件中向量A超过主程序中A两个维度,则在
仿真
结果中向量A的最高两维将会是
高阻态
Z; 所有变量在均为2进制储存。 2、文件关系 主程序文件与tb文件通过程序开头变量声明来连系; tb...
问题一:vidado
仿真
时出现蓝色线
2023-08-08 17:01
FY11111111的博客
刚开始学习FPGA,在使用
vivado
仿真
时出现了蓝色线,... 看网上有人说出现蓝线是因为蓝线代表
高阻态
,说明输入的控制条件不对,输出不了,所以是
高阻态
。但是由于刚接触,还不能完全理解这里的意思,得继续加油!共勉!
Vivado
仿真
图解说明:测试平台搭建核心要点
2025-12-28 08:00
泓三宝的博客
深入解析
vivado
仿真
中测试平台的构建流程,聚焦信号连接与波形验证的核心要点,帮助开发者高效完成功能验证,提升
vivado
仿真
的准确性和调试效率。
Vivado
HLS实现FIR滤波器(3)——RAM输出
高阻态
导致FIR输出
高阻态
解决方法
2018-11-19 21:31
FPGA探索者的博客
out代码作用:当ram的输出为
高阻态
时,ram_out输出0(即此时滤波系数为0),否则将ram的输出寄存一个时钟后输出,这样ram的输出波形就能和HLS
仿真
中的一致(延时了1个时钟),而不再会因为滤波器系数存在
高阻态
造成...
Vivado
中
高阻态
与不定态信号的综合优化策略及
仿真
对比
2026-02-16 00:20
爱浪的刀的博客
本文深入探讨了在
Vivado
中处理
高阻态
与不定态信号的综合优化策略。通过对比前
仿真
与后
仿真
的差异,揭示了FPGA综合器如何将无法物理实现的Z和X状态优化为确定的逻辑0或1,并提供了避免设计陷阱、确保前后仿一致的实用...
Modelsim
仿真
出现蓝线(Hiz
高阻态
)以及红线(x不定态)
2022-03-01 22:00
一只活蹦乱跳的大鲤鱼的博客
Modelsim
仿真
出现蓝线(Hiz
高阻态
)以及红线(x不定态) 原代码 //方法 1 实现:仅实现分频功能 module divider_six ( input wire sys_clk , input wire sys_rst_n , output reg clk_out ); reg [1:0] cnt; ...
VIVADO
仿真
器连接失败的5个常见硬件问题排查指南(附真实踩坑案例)
2026-03-06 00:16
JjjjjNP的博客
本文针对
VIVADO
仿真
器连接失败这一常见难题,深入剖析了五个硬件层面的核心故障点:供电完整性、线缆接口、信号完整性、JTAG链配置及环境干扰。通过真实踩坑案例,提供了从电源测量、信号波形观测到物理连接检查的...
Vivado
常见问题集锦
2021-11-15 16:47
蓝志少的博客
目前在学习FPGA的基本知识,之前只是在数电实验课上简单的写过几个小程序,现在属于两条腿走路,一边做硬件一边分出一定的时间做FPGA开发。我的开发板使用的是赛灵思旗下的EGO1。好处就是比较易得,实验室里就有,...
modelsim软件
仿真
出现现蓝色波形,数字为zzzzzzz开头
2021-07-10 22:50
大话硬件的博客
出现上述的原因是out数据类型不对,默认定义成了
高阻态
,出现上述原因,在quartus软件里面也有报错的提示 根据报错提示,发现是OUT这个输出没有定义它的位数,在后面直接用了8bir的数据来表示OUT 增加OUT的类型,8...
没有解决我的问题,
去提问
向专家提问
向AI提问
付费问答(悬赏)服务下线公告
◇ 用户帮助中心
◇ 新手如何提问
◇ 奖惩公告
问题事件
关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
请回答用户的提问
11月30日
关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
已结题
(查看结题原因)
6月9日
关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
创建了问题
6月8日