曹哥马达 2022-06-21 13:08 采纳率: 100%
浏览 40
已结题

为什么Vivado调用的时钟IP无法使用

img

代码如下


module Clock_divide(clk,rst_n,clk_10M,clk_30M,locked);

input clk;
input rst_n;
output clk_10M;
output clk_30M;
output locked;

  clk_wiz_0 instance_name
   (
    .clk_10M(clk_10M), 
    .clk_30M(clk_30M), 
    .locked(locked),
    .reset(rst_n), 
    .clk_in1(clk)); 

endmodule

仿真文件

module tb_Clock_divide;   

parameter PERIOD  = 10;   
reg   clk                                  = 0 ;
reg   rst_n                                = 0 ;
wire  clk_10M                              ;
wire  clk_30M                              ;
wire  locked                               ;

always #(PERIOD/2)  clk=~clk;

initial
begin
    #(PERIOD*10) rst_n  =  1;
end

Clock_divide  u_Clock_divide (
    .clk                     ( clk       ),
    .rst_n                   ( rst_n     ),
    .clk_10M                 ( clk_10M   ),
    .clk_30M                 ( clk_30M   ),
    .locked                  ( locked    )
);

endmodule

时钟IP设置

img

img

  • 写回答

1条回答 默认 最新

  • 老皮芽子 2022-06-21 13:38
    关注

    没看见时钟 IP 的 reset 属性
    这个 reset 缺省属性是高有效
    估计是这里的问题你的激励文件 rst_n 和这个反了,不匹配,时钟 IP 始终是复位状态。
    这么改下试试

     
    module Clock_divide(clk,rst_n,clk_10M,clk_30M,locked);
     
    input clk;
    input rst_n;
    output clk_10M;
    output clk_30M;
    output locked;
     
      clk_wiz_0 instance_name
       (
        .clk_10M(clk_10M), 
        .clk_30M(clk_30M), 
        .locked(locked),
        .reset(~rst_n), 
        .clk_in1(clk)); 
     
    endmodule
     
    
    
    本回答被题主选为最佳回答 , 对您是否有帮助呢?
    评论

报告相同问题?

问题事件

  • 系统已结题 6月29日
  • 已采纳回答 6月21日
  • 修改了问题 6月21日
  • 修改了问题 6月21日
  • 展开全部

悬赏问题

  • ¥15 windows2019+nginx+php耗时久
  • ¥15 labelme打不开怎么办
  • ¥35 按照图片上的两个任务要求,用keil5写出运行代码,并在proteus上仿真成功,🙏
  • ¥15 免费的电脑视频剪辑类软件如何盈利
  • ¥30 MPI读入tif文件并将文件路径分配给各进程时遇到问题
  • ¥15 pycharm中导入模块出错
  • ¥20 Ros2 moveit2 Windows环境配置,有偿,价格可商议。
  • ¥15 有关“完美的代价”问题的代码漏洞
  • ¥15 请帮我看一下这个简易化学配平器的逻辑有什么问题吗?
  • ¥15 暴力法无法解出,可能要使用dp和数学知识