曹哥马达 2022-06-23 12:16 采纳率: 100%
浏览 78
已结题

Vivado时序约束问题

如图,时钟IP生成的不同时钟,时钟1对时钟2有数据发送,所以我想实现时钟1到时钟2的时序约束

img

所以写入时钟约束

set_false_path -from [get_clocks clk_10M_clk_wiz_0] -to [get_clocks clk_5M_clk_wiz_0]

查看report_clocks
发现已经生成了时钟

img

但Vivado还是警告
[Vivado 12-627] No clocks matched 'clk_10M_clk_wiz_0'.
[Vivado 12-627] No clocks matched 'clk_5M_clk_wiz_0'.

查阅资料发现综合的时候未生成相应管脚,所以会有此警告,布局布线后可解决

但我Implementation过后,再次生成时序约束报告,还是没有实现时钟1到时钟2的约束。

img

请问是哪里出了问题呢

  • 写回答

1条回答

      报告相同问题?

      相关推荐 更多相似问题

      问题事件

      • 系统已结题 7月1日
      • 已采纳回答 6月23日
      • 修改了问题 6月23日
      • 创建了问题 6月23日

      悬赏问题

      • ¥15 实值特征权重向量和特征选择,多分类
      • ¥15 INVEST年产水量模块结果出处理
      • ¥15 Neo4j 不显示关系
      • ¥15 这段代码有什么bug
      • ¥15 pip默认安装位置修改不成功
      • ¥15 C++ inline、staitc、const三合一谁能讲通透
      • ¥15 关于pyqt5中QThread的问题
      • ¥20 STM32基于HAL库使用串口发送16进制数组
      • ¥15 OpenCV报错 You can enable it via 'OPENCV_IO_ENABLE_OPENEXR'
      • ¥15 AT89C51的程序问题