假设一个module有许多需要赋值的信号a_i,i=1,2,3....。假设a_i是其下标i和其它某些变量b,c,d的函数。我现在想要对这一大堆信号assign,但是又不想一个一个手打,请问各位有什么简便方法吗?如果是软件编程直接用个for(i=0...)循环就行了,但是verilog for是不可综合语句,在这种情况咋办?
2条回答 默认 最新
- falwat 2022-07-24 07:20关注
以下是我个人的理解,如有不当之处请指教:
可以使用generate语句块,实现对多个模块、线网、寄存器赋值。有关generate语句块的用法,请参考其他教程解决 无用评论 打赏 举报
悬赏问题
- ¥20 python忆阻器数字识别
- ¥15 无法输出helloworld
- ¥15 高通uboot 打印ubi init err 22
- ¥20 PDF元数据中的XMP媒体管理属性
- ¥15 R语言中lasso回归报错
- ¥15 网站突然不能访问了,上午还好好的
- ¥15 有没有dl可以帮弄”我去图书馆”秒选道具和积分
- ¥15 semrush,SEO,内嵌网站,api
- ¥15 Stata:为什么reghdfe后的因变量没有被发现识别啊
- ¥15 振荡电路,ADS仿真