Verilog中如何对较多内部信号快捷的赋值

假设一个module有许多需要赋值的信号a_i，i=1,2,3....。假设a_i是其下标i和其它某些变量b,c,d的函数。我现在想要对这一大堆信号assign，但是又不想一个一个手打，请问各位有什么简便方法吗？如果是软件编程直接用个for(i=0...)循环就行了，但是verilog for是不可综合语句，在这种情况咋办？

写回答
好问题 0 提建议
追加酬金
关注问题
分享
邀请回答
编辑收藏删除结题
收藏举报

2条回答默认最新

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
falwat 2022-07-24 07:19
关注
以下是我个人的理解，如有不当之处请指教：
可以使用generate语句块，实现对多个模块、线网、寄存器赋值。有关generate语句块的用法，请参考其他教程

解决 1
无用
评论打赏
分享
举报

评论

按下Enter换行，Ctrl+Enter发表内容

报告相同问题？

关注问题

verilog语法问题，截取多位寄存器中连续的某些位赋值开发语言
2020-12-15 15:37

回答 2 已采纳这样截位是没问题的，buf没变化，要看下时钟、复位信号什么的是否都正常。或者你把代码贴上来我帮你看看。
如何用verilog语言实现对一段信号脉冲个数和脉冲宽度的统计呢？ fpga开发嵌入式硬件开发语言
2021-09-03 16:19

回答 2 已采纳 module edge_detect( input clk, input rst, input sig, output pos_edge, output n
verilog中的定义端口问题 fpga开发硬件工程
2021-12-05 23:51

回答 2 已采纳 case({sr9,sr8,sr7,sr6,sr5,sr4,sr3,sr2,sr1,sr0})在这条语句前加个 else 改成这样就没 latch 的警告了else case({sr9,sr8,sr7
FPGA学习笔记-1 FPGA原理与开发流程
2023-04-07 15:11

虎慕的博客简单介绍了FPGA发展历史、FPGA内部结构、FPGA开发流程、FPGA调试工具、Verilog语法等。
Verilog如何实现同一个RAM中存放不同的数据？ fpga开发嵌入式硬件开发语言
2022-02-17 14:38

回答 2 已采纳图文看得我有点疑惑，ram的数据位宽明显是14位啊，8位最大数值只能到255。题主你想表达的是不是，一个数据位宽为14bit的ram，8个一组读写（一组数据位宽为14*8=112bit），共2268
Verilog如何实现连续32bit位宽数据转为1bit位宽数据? fpga开发嵌入式硬件开发语言
2022-10-18 23:17

回答 2 已采纳用两级 FIFO 最简单一级FIFO 写32位，读 4 位(最大8:1)二级FIFO 写4位，读 1 位
Verilog中的状态机问题-->输出到底是什么时候输出？ fpga开发单片机嵌入式硬件
2023-02-26 11:41

回答 3 已采纳以下答案引用自GPT-3大模型,请合理使用：答案：第一种： always @(*) begin out<=state==D?1:0; end 因为当当前状态为D时，o
《SystemVerilog硬件设计及建模》笔记6
2023-07-31 15:23

伞兵尤勇的博客此外，always过程块还可以在测试平台中对时钟振荡器和需要在验证过程中重复执行的其他验证任务进行建模。从always过程块推断具体实现由于always过程块是通用的，加大软件工具特别是综合编译器和形式验证工具的负担...
编写Verilog中assign和always中间出现的问题 fpga开发
2022-10-16 21:55

回答 1 已采纳 1. always 中是不能插入 assign 语句 2. led 在 always 中赋值后，就不能在其他的 always 或 assign中赋值 3. 你可以定义一个中间值,再用 assign 赋
Verilog中always语法错误 fpga开发其他开发语言
2022-06-15 20:59

回答 1 已采纳代码毛病比较多 module dds ( clk , reset , div , choose , data ); input [5:0] div ; input [1:0] choose ;
verilog 中2**x什么意思？ fpga开发
2022-10-16 14:35

回答 2 已采纳对就是2的addr_width次方
【数字设计验证】System Verilog(sv)稍微进阶的笔记(一)
2023-02-05 16:25

别烫了的博客主要对Digital Design和Verification中所使用到的System Verilog做的一些总结。
Verilog多模块实例化时遇到的问题其他单片机开发语言有问必答
2021-09-19 21:49

回答 2 已采纳 cont 是变量，正常的 case 得写在 always 里否则就需要用常数去整 case module FPGA(clk,reset,cont,out);//主模块 input clk,reset
《FPGA至简设计原理与应用》学习笔记1 —— FPGA基础
2023-03-10 15:47

|惜取少年时的博客本文是《FPGA至简设计原理与应用》课程的学习笔记。主题是：FPGA基础。主要内容有：FPGA简介、FPGA开发流程、硬件描述语言Verilog和FPGA开发平台介绍。
电子/硬件工程师手册
2020-01-17 10:09

PopuIar FeeIing的博客第一节 硬件开发过程简介 3 §1.1.1 硬件开发的基本过程 4 §1.1.2 硬件开发的规范化 4 第二节硬件工程师职责与基本技能 4 §1.2.1 硬件工程师职责 4 §1.2.1 硬件工程师基本素质与技术 5 第二章 硬件开发规范化...
没有解决我的问题, 去提问

问题事件

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
创建了问题 7月24日

悬赏问题

¥15 is not in the mmseg::model registry。报错，模型注册表找不到自定义模块。
¥15 安装quartus II18.1时弹出此error，怎么解决？
¥15 keil官网下载psn序列号在哪
¥15 想用adb命令做一个通话软件，播放录音
¥30 Pytorch深度学习服务器跑不通问题解决？
¥15 部分客户订单定位有误的问题
¥15 如何在maya程序中利用python编写领子和褶裥的模型的方法
¥15 Bug traq 数据包大概什么价
¥15 在anaconda上pytorch和paddle paddle下载报错
¥25 自动填写QQ腾讯文档收集表

Verilog中如何对较多内部信号快捷的赋值

2条回答 默认 最新

问题事件

悬赏问题

2条回答默认最新