煮个孔明 2022-07-30 08:39 采纳率: 11.1%
浏览 344
已结题

DDR的刷新问题，自己编写verilog驱动ddr

我准备用verilog编写ddr的驱动，但还有好多问题没搞明白，ddr是动态内存，需要定期的刷新。
1、这个刷新是ddr连接的主机定期去刷新么，这不是影响读写速率么。
2、如果定期去刷新，刷新是需要时间的，这段时间是不是不能有任何操作，读写速率岂不是很慢。
3、正常的刷新流程是什么样的，ddr2和ddr3不一样么
4、一个包含读写刷新的时序是什么样的

  • 写回答

3条回答 默认 最新

  • 孤独的单刀 领域专家: 嵌入式与硬件开发技术领域 2022-08-01 09:47
    关注

    为什么要自己写驱动？直接用MIG IP核不香吗？

    评论

报告相同问题？

  • FPGA MPSoC_XCZU4EV驱动DDR4读写数据（Verilog HDL实现）
    2023-04-25 18:22
    1. **设计输入**：编写Verilog代码，定义DDR4控制器模块。 2. **综合**：Vivado将Verilog代码转换为门级网表，优化逻辑资源。 3. **时序分析**：检查设计是否满足速度和时序要求。 4. **实现**：布局布线，分配...
  • DDR2.zip_ddr2_ddr2 verilog
    2022-09-21 06:32
    3. **Verilog语法应用**：展示如何用Verilog编写DDR2内存控制器的代码，包括模块定义、状态机设计、信号驱动和时序约束等。 4. **仿真与验证**：介绍如何设置仿真环境，如使用ModelSim或Vivado进行仿真，以及如何...
  • ddr3_test_ddr3_FPGAverilog_
    2021-09-29 08:09
    描述中的“DDR3读写测试程序，赛灵思平台验证测试”进一步说明了这个项目的目标，即通过编写Verilog代码创建一个DDR3控制器，进行读写操作的测试，以验证其在赛灵思FPGA上的功能。验证通常包括初始化内存、读写数据...
  • FPGA XC6SLX16实现DDR3读写数据（Verilog HDL实现）.zip
    2023-04-17 15:42
    标题中的"FPGA XC6SLX16实现DDR3读写数据（Verilog HDL实现）"涉及的关键技术点包括FPGA、XC6SLX16型号的赛灵思（Xilinx）芯片、DDR3内存接口设计以及硬件描述语言Verilog HDL。下面将对这些知识点进行详细的阐述。 ...
  • DDR.rar_LEON_ddr_ddr altera_ep2s60
    2022-09-20 15:25
    在这个项目中，Leon处理器被扩展以支持DDR内存，这通常涉及编写特定的硬件描述语言（HDL，如VHDL或Verilog）代码来实现DDR控制器逻辑。 Altera Statix II系列是Altera公司提供的低功耗、高性能的FPGA器件，适合用作...
  • DDR-官方源码.zip
    2020-09-06 15:56
    "DDR驱动开发"通常指的是编写控制DDR内存的软件部分，这可能涉及到操作系统内核的内存管理、设备驱动程序的编写，以及与硬件接口的交互。这部分需要深入理解内存管理单元（MMU）、总线协议、中断处理等概念。 ...
  • FPGA中DDR3驱动代码的深入解析
    2025-07-24 10:30
    我就是夏迎春的博客 htmltable {th, td {th {pre {简介：DDR3作为一种高速、低功耗的DRAM，在FPGA设计中发挥重要作用，提供高速的数据缓冲与处理。FPGA利用DDR3内存作为外部存储器接口以实现快速数据传输。
  • 通过USB下发一张图片到DDR3并显示在VGA上
    2019-05-23 17:11
    在这个项目中，开发者可能会使用Verilog编写代码来定义USB、DDR3和VGA接口的逻辑，以及控制流程。 实现这个项目的过程大致分为以下几个步骤： - **USB数据传输**：使用USB库或者自己编写USB协议控制器，实现从主机...
  • DDR2 SDRAM verilog 模块
    2014-12-19 16:55
    通过编写和运行`tb.do`脚本，可以对DDR2 SDRAM控制器进行仿真，以确保其在各种操作模式下（如读、写、刷新等）都能正确工作。同时，`readme.txt`文件可能提供了额外的使用指南和注意事项，应仔细阅读以避免出错。 ...
  • 【原创】Xilinx_7Series_MIG控制器驱动DDR3
    2020-11-20 22:27
    锤王马加爵的博客 平台：XC7K325T板卡DDR3：两片MT41J256M16TW-107，共1GB，数据总线32bit环境：Vivado 2019.2IP：Memory Interface Generator(MIG 7 Series)官方手册：ug586 (7Series Devices Memory Interface Solutions v4.2) ...
  • SDRAM.rar_DDR VHDL_NIOS DDR_nios_niosII ddr sdr_系统设计
    2022-09-24 15:41
    这个控制器通常由开发者用VHDL或Verilog编写，确保Nios II的指令和数据总线与SDRAM的接口匹配。 在"nios niosII_ddr_sdr 系统设计"标签中，我们可以理解为系统设计包含了Nios II处理器和SDRAM的接口。Nios II处理器...
  • FPGA 实现DDR4的IP设置说明--（2）
    2024-07-17 10:47
    LEEE@FPGA的博客 本文介绍了FPGA中DDR4内存控制器的硬件设计及MIG IP核配置方法。硬件部分包含FPGA端和DDR4接口设计。IP核配置详细说明了控制器模式、内存参数、时钟设置等关键选项，包括：选择AXI4接口、设置1200MHz最大速率、4:1...
  • FPGA XC6SLX16实现DDR3读写数据（Microblaze实现）.zip
    2023-04-11 08:48
    5. **驱动程序开发**：编写Microblaze的驱动程序，实现对DDR3内存的读写操作。这包括定义内存访问函数，处理异常情况，以及可能的缓存管理。 6. **IP核集成**：使用Xilinx的Vivado或ISE工具，将Microblaze软核、DDR...
  • Xilinx FPGA DDR3 IP核配置与硬件调试实战指南
    2026-02-16 00:38
    博物杂志的博客 本文提供了Xilinx FPGA DDR3 IP核配置与硬件调试的实战指南。详细介绍了MIG IP核在Vivado中的关键...重点分享了硬件调试中初始化失败、读写错误等常见问题的排查方法，帮助开发者高效完成DDR3存储系统的设计与调试。
  • 没有解决我的问题, 去提问

问题事件

  • 系统已结题 8月7日
  • 修改了问题 7月30日
  • 创建了问题 7月30日