煮个孔明 2022-07-30 08:39 采纳率: 11.1%
浏览 322
已结题

DDR的刷新问题，自己编写verilog驱动ddr

我准备用verilog编写ddr的驱动，但还有好多问题没搞明白，ddr是动态内存，需要定期的刷新。
1、这个刷新是ddr连接的主机定期去刷新么，这不是影响读写速率么。
2、如果定期去刷新，刷新是需要时间的，这段时间是不是不能有任何操作，读写速率岂不是很慢。
3、正常的刷新流程是什么样的，ddr2和ddr3不一样么
4、一个包含读写刷新的时序是什么样的

  • 写回答

3条回答 默认 最新

  • 孤独的单刀 FPGA领域优质创作者 2022-08-01 09:47
    关注

    为什么要自己写驱动？直接用MIG IP核不香吗？

    评论

报告相同问题？

  • 编写Verilog中assign和always中间出现的问题 fpga开发
    2022-10-16 21:55
    回答 1 已采纳 1. always 中是不能插入 assign 语句 2. led 在 always 中赋值后，就不能在其他的 always 或 assign中赋值 3. 你可以定义一个中间值,再用 assign 赋
  • Verilog HDL编写出现的问题 嵌入式硬件
    2023-01-05 01:34
    回答 2 已采纳 这段代码的主要问题是在模块定义中没有声明输入和输出的类型。可以通过在模块定义中加入输入输出类型来修正这个问题。例如： module scinstmem (input [31:0] a, output
  • verilog中的定义端口问题 fpga开发 硬件工程
    2021-12-05 23:51
    回答 2 已采纳 case({sr9,sr8,sr7,sr6,sr5,sr4,sr3,sr2,sr1,sr0})在这条语句前加个 else 改成这样就没 latch 的警告了else case({sr9,sr8,sr7
  • FPGA MPSoC_XCZU4EV驱动DDR4读写数据（Verilog HDL实现）
    2023-04-25 18:22
    1. **设计输入**：编写Verilog代码，定义DDR4控制器模块。 2. **综合**：Vivado将Verilog代码转换为门级网表，优化逻辑资源。 3. **时序分析**：检查设计是否满足速度和时序要求。 4. **实现**：布局布线，分配...
  • 关于verilog设计单口同步RAM的问题 fpga开发 硬件工程
    2022-03-31 23:10
    回答 3 已采纳 代码，仿真都有问题代码这么改 `timescale 1ns / 1ps module single_port_synrdwr#( parameter DATA_WIDTH = 8,
  • quartus lite版verilog编译无问题，仿真出现错误指令 fpga开发 嵌入式硬件 硬件工程
    2022-01-22 18:26
    回答 1 已采纳 知道了。这里的报错是指的是仿真时的do文件，而不是代码本身。在改上一个error时，把do文件里第5行代码删了，所以出现了该报错。并不是要删整行，是只需要删-novopt
  • Verilog中的状态机问题-->输出到底是什么时候输出？ fpga开发 单片机 嵌入式硬件
    2023-02-26 11:41
    回答 3 已采纳 以下答案引用自GPT-3大模型,请合理使用： 答案：第一种： always @(*) begin out<=state==D?1:0; end 因为当当前状态为D时，o
  • DDR2.zip_ddr2_ddr2 verilog
    2022-09-21 06:32
    3. **Verilog语法应用**：展示如何用Verilog编写DDR2内存控制器的代码，包括模块定义、状态机设计、信号驱动和时序约束等。 4. **仿真与验证**：介绍如何设置仿真环境，如使用ModelSim或Vivado进行仿真，以及如何...
  • 用verilog HDL语法编写 fpga开发
    2022-12-16 11:37
    回答 4 已采纳 参考： module counter50(input clk, input reset, output reg [7:0] count_out); reg [4:0] count; reg e
  • ddr3_test_ddr3_FPGAverilog_
    2021-09-29 08:09
    描述中的“DDR3读写测试程序，赛灵思平台验证测试”进一步说明了这个项目的目标，即通过编写Verilog代码创建一个DDR3控制器，进行读写操作的测试，以验证其在赛灵思FPGA上的功能。验证通常包括初始化内存、读写数据...
  • DDR2 SDRAM verilog 模块
    2014-12-19 16:55
    通过编写和运行`tb.do`脚本，可以对DDR2 SDRAM控制器进行仿真，以确保其在各种操作模式下（如读、写、刷新等）都能正确工作。同时，`readme.txt`文件可能提供了额外的使用指南和注意事项，应仔细阅读以避免出错。 ...
  • FPGA XC6SLX16实现DDR3读写数据（Verilog HDL实现）.zip
    2023-04-17 15:42
    标题中的"FPGA XC6SLX16实现DDR3读写数据（Verilog HDL实现）"涉及的关键技术点包括FPGA、XC6SLX16型号的赛灵思（Xilinx）芯片、DDR3内存接口设计以及硬件描述语言Verilog HDL。下面将对这些知识点进行详细的阐述。 ...
  • DDR.rar_LEON_ddr_ddr altera_ep2s60
    2022-09-20 15:25
    在这个项目中，Leon处理器被扩展以支持DDR内存，这通常涉及编写特定的硬件描述语言（HDL，如VHDL或Verilog）代码来实现DDR控制器逻辑。 Altera Statix II系列是Altera公司提供的低功耗、高性能的FPGA器件，适合用作...
  • DDR-官方源码.zip
    2020-09-06 15:56
    "DDR驱动开发"通常指的是编写控制DDR内存的软件部分，这可能涉及到操作系统内核的内存管理、设备驱动程序的编写，以及与硬件接口的交互。这部分需要深入理解内存管理单元（MMU）、总线协议、中断处理等概念。 ...
  • 没有解决我的问题, 去提问

问题事件

  • 系统已结题 8月7日
  • 修改了问题 7月30日
  • 创建了问题 7月30日

悬赏问题

  • ¥15 有两个非常“自以为是”烦人的问题急期待大家解决！
  • ¥30 STM32 INMP441无法读取数据
  • ¥15 R语言绘制密度图，一个密度曲线内fill不同颜色如何实现
  • ¥100 求汇川机器人IRCB300控制器和示教器同版本升级固件文件升级包
  • ¥15 用visualstudio2022创建vue项目后无法启动
  • ¥15 x趋于0时tanx-sinx极限可以拆开算吗
  • ¥15 pyqt信号槽连接写法
  • ¥500 把面具戴到人脸上，请大家贡献智慧，别用大模型回答，大模型的答案没啥用
  • ¥15 任意一个散点图自己下载其js脚本文件并做成独立的案例页面，不要作在线的，要离线状态。
  • ¥15 各位 帮我看看如何写代码，打出来的图形要和如下图呈现的一样，急