核动力马户 2022-07-30 20:13 采纳率: 0%
浏览 37

xilinx FPGA 代码没改,加了抓信号功能就正常了,这是怎么回事?

xilinx FPGA VU37P芯片,使用了一个14位的地址线存储uram,不加抓信号时地址的高位一直没生效,打开schematic也能看到这条地址线连上了,加了抓信号就正常了,这是怎么回事?

  • 写回答

1条回答 默认 最新

  • 老皮芽子 2022-08-01 08:39
    关注

    可能综合被优化掉了,加入 debug 时,信号被保留不优化。

    评论

报告相同问题?

问题事件

  • 创建了问题 7月30日