第一张照片是电路图，第二个是我的代码，第三个是结果，为什么结果一直是错的😭
hdl一道测试题，输出有问题
第一张照片是电路图，第二个是我的代码，第三个是结果，为什么结果一直是错的😭
- 写回答
- 好问题 0 提建议
- 追加酬金
- 关注问题
分享- 邀请回答
-
1条回答 默认 最新
老皮芽子 2022-08-10 08:35关注你写的代码是与电路图匹配的，我认为代码没错。
按给出的仿真时序图来看， dff 模块中的 q 没初值(这应该不是你的错，是题有问题)，可以按如下修改，应该能得到正确的仿真图。
第23行改成：
output reg q = 0 //给 q 赋初值解决 无用评论 打赏举报 分享
- 2022-02-25 22:13回答 1 已采纳 module top_module ( input [2:0] in, //三位输入 output [1:0] out //统计输出 ); intege
- 2023-01-05 01:34回答 2 已采纳 这段代码的主要问题是在模块定义中没有声明输入和输出的类型。可以通过在模块定义中加入输入输出类型来修正这个问题。例如： module scinstmem (input [31:0] a, output
- 2021-12-05 23:51回答 2 已采纳 case({sr9,sr8,sr7,sr6,sr5,sr4,sr3,sr2,sr1,sr0})在这条语句前加个 else 改成这样就没 latch 的警告了else case({sr9,sr8,sr7
- 2020-12-24 21:55瞄小七.sunshine的博客 模拟电路1、基尔霍夫定理的内容是什么？(仕兰微电子)2、平板电容公式(C...负反 馈的优点(降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非 线性失真，有效地扩展放大器的通频带，自动调节作用...
- 2022-11-19 12:14回答 1 已采纳 4张图片答案不见得是正确的 1:B=16'h0021,C=16'h0127 2:V=1,W=1 3:b[i] (1):1, (2):1, (3):1, (4):0, out (5):10,(6
- 2022-12-16 11:37回答 4 已采纳 参考： module counter50(input clk, input reset, output reg [7:0] count_out); reg [4:0] count; reg e
- 2022-11-12 18:04回答 3 已采纳 3 个按键，选择，取消，确认采用数码滚动的方式，通过选择键选择数字 //初始密码是 1234 //需要录入修改密码，将sw[0]拨到 0 ，操作键盘输入密码，按确认就能将当前密码保存。 //将sw[
- 2024-03-27 21:18蓝莲花正开的博客 本题是HDLBits中FSM部分的一道题，在状态机中涉及到计数器的使用，还存在寄存器溢出的陷阱，是一道非常好的FSM设计题，值得剖析。
- 2023-09-25 05:23不吃葱的酸菜鱼的博客 所有题目结果和解释由笔者给出，答案主观性较强，若有错误欢迎评论区指出，资料整理来自于“数字IC打工人”等数字IC相关公众号，牛客网等网站真题、网络笔试真题及面经抄录。
- 2023-09-25 05:25不吃葱的酸菜鱼的博客 input delay：时钟触发后信号信号到达输入端口前经过的延迟。output delay：输出端口输出信号后到下一个触发器采样前信号的传输延迟。
- 2021-02-18 11:31走肖暂时无法接通的博客 北航计算机学院-计算机组成原理课程设计-2020秋，PreProject-Verilog HDL与ISE-Verilog工程的设计开发调试。 北航计算机学院的计算机组成原理课程设计，是高度实践性的专业课程，一共会有P0~P9九个project，以及进入...
- 2021-08-16 22:34Cheeky_man的博客 将实际的硬件电路功能通过HDL语言描述出来，形成RTL（寄存器传输级）代码；工具：SUMMIT 公司的VISUALHDL、Altera的Quartus 4、仿真验证——前仿真 检验编码设计的正确性，检验的标准就是第一步制定的...
- 2022-07-24 11:28上园村蜻蜓队长的博客 数字IC/FPGA面试笔试题，知识点详细讲解。
- 2022-08-30 21:59大雄大熊a的博客 实际开发中，经常有同步清零、异步清零、同步复位、异步复位等概念，下面就给与相关代码演示。 同步清零 module dff(d, clk, clr, q); input d, clk, clr; output q; reg q; always@(posedge clk) if(!clr) q; else ...
- 2012-06-21 15:35luoyingbinfeng的博客 各大公司的硬件笔试题 f) 画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、所存器/缓冲器） 3、 设想你将设计完成一个电子电路方案。请简述用EDA软件（如PROTEL）进行...
- 2013-07-05 12:31xiaopangzi313的博客 1、简单描述一个单片机系统的主要组成模块，并说明各模块之间的数据流流向和控制流 流向。简述单片机应用系统的设计原则。...该2716有没有重叠地址？根据是什么？若 有，则写出每片2716的重叠地址范围。（仕
- 2021-01-28 09:01一只殿鹿的博客 前言： 寒假居家时偶然刷到一篇题为《你不输出，怎么进步》 的文章，颇为认同。对照自己，虽然零星写过几篇技术博客，但从未尝试过经验分享，转眼大三过半，便想趁记忆尚新，总结些竞赛方面内容。当然，博主也并非...
- 没有解决我的问题, 去提问
问题事件
创建了问题
8月9日
悬赏问题
- ¥15 'Content-Type': 'application/x-www-form-urlencoded' 请教 这种post请求参数，该如何填写？？
- ¥15 找代写python里的jango设计在线书店
- ¥15 请教如何关于Msg文件解析
- ¥200 sqlite3数据库设置用户名和密码
- ¥15 AutoDL无法使用docker install吗？
- ¥15 cups交叉编译后移植到tina sdk的t113，只需要实现usb驱动打印机，打印pdf文件
- ¥30 关于#wireshark#的问题：需要网络应用流量数据集需要做长度序列的实验，需要与应用产生的会话的数据包的长度，如视频类或者聊天类软件
- ¥15 根据上述描述表示泥浆密度沿着管路的长度方向在不断变化，如何来表示泥浆密度随管路的变化(标签-matlab|关键词-流计算)
- ¥21 matlab可以把图像数据转换为小波分析吗
- ¥60 基于香农编码的图像压缩算法实现