hdl一道测试题，输出有问题

Question

第一张照片是电路图，第二个是我的代码，第三个是结果，为什么结果一直是错的😭

Answer 1

你写的代码是与电路图匹配的，我认为代码没错。
按给出的仿真时序图来看， dff 模块中的 q 没初值(这应该不是你的错，是题有问题)，可以按如下修改，应该能得到正确的仿真图。
第23行改成：
output reg q = 0 //给 q 赋初值