10170 Verilog HDL syntax error at dsf.v(2) near text "l"； expecting "）"这个错误如何修改

第二行这个错误如何修改，实在没有发现这个错误如何修改了，麻烦哪位可以帮帮忙

写回答
好问题 0 提建议
关注问题
分享
邀请回答
编辑收藏删除
收藏举报

报告相同问题？

关注问题

编译出错“Error (10170): Verilog HDL syntax error at pc.v(22) near text: "h"; expecting ";"”
2020-03-15 16:50

不会一直在门外的博客难发现的语法错误，把“20’h00000”写成了“20h’00000”，图一错误提示，图二出错之处 ![在这里插入图片描述](https://img-blog.csdnimg.cn/20200315164616871.png?x-oss-process=image/watermark,type_ZmFuZ3poZW...
Quartus 软件报错：Error (10170): Verilog HDL syntax error XX near text “always“； expecting “end“
2024-10-14 17:34

！今天学习了吗的博客遇到了报错，通常意味着在你的 Verilog 代码中，一个或多个 always 块没有正确闭合可能原因：缺少 end 关键字：每个 always 块必须以 end 关键字结束。如果你的 always 块没有闭合，编译器就会抛出这个...
Error (10170): Verilog HDL syntax error at passwd.v(21) near text "if"; expecting an identifier ("i...
2017-05-01 09:42

weixin_30828379的博客你得加上时序啊笨蛋转载于:https://www.cnblogs.com/fallenmoon/p/6791259.html
Error (10170): Verilog HDL syntax error at uart_rx.v(29) near text “＜=“； expecting “.“, or “(“，
2020-10-15 23:07

xiaoxiaoyang2020的博客期待一个括号，verilog 用begin ~end 代替括号。
Quartus Error (10170): Verilog HDL syntax error XX near text “always“； expecting “end“
2021-04-26 18:48

yezhangyinge的博客在进行Verilog编程的时候出现了这个错误原因分析： 1.没有正确配对always 和 end 2.一般回来搜索这个问题的都应该不是出现配对问题，应该是在if else语句里嵌套了always导致了这个错误。解决方案： 1.如果是...
Error (10839): Verilog HDL error at src.v(4): declaring global objects is a SystemVerilog feature
2023-11-29 20:20

路口游子的博客 Error (10839): Verilog HDL error at src.v(4): declaring global objects is a SystemVerilog feature 可能大概是我想多了Verilog不能这么用。换成宏吧，不要用parameter了。
Error (10257): Verilog HDL error at xxx.v(xxx): unsized constants are not allowed in concatenations
2024-10-15 16:10

啊呦~对对对的博客拼接运算（ {} ）中不允许使用未调整大小的常量
Verilog 语言在Quartus中编译出现的错误总结（二）
2023-07-31 21:27

IOTsmallstudent的博客原因：这里会出现警告，虽然没有错误，也能正常编译，但如果不注意，很难找到错误。9600的位宽是14位，但我设置的是11位，他会按照11位的位宽给CNT赋值。原因：使用assign 进行赋值的时候，等号的左侧只能时wire型。...
【Verilog-HDLBits刷题】2022.02.20学习笔记
2022-02-20 22:10

甜筒酱的博客 verilog学习
57.Error (10228): Verilog HDL error at nco.v(33): module “nco“ cannot be declared more than once
2025-03-26 01:47

cmc1028的博客 quartus编译NCO时出现10228错误
Verilog HDL Conditional Statement error at xxx.v(8): cannot match operand(s) in the condition to the
2022-03-02 20:51

树下等苹果的博客在学习Verilog的过程中，使用Verilog进行状态机设计，验证书中的代码时，出现以下错误。 //FSM.v 代码 module FSM(clk,clr,out,start,step2,step3); input clk,clr,start,step2,step3; output[2:0] out;reg[2:0] out...
【随手查】Verilog编译报错
2023-03-30 17:15

大直流的博客 expecting “=” Solve：将 i++ 改为 i=i+1 即可 Error (10170) Error： Error (10170): Verilog HDL syntax error at tb_DualPriorityEncoder.v(1) near text “'”; expecting a description Solve： timescale...
Error (10228): Verilog HDL error at sys_pll.v(39): module “sys_pll“ cannot be declared more than onc
2025-04-18 15:37

Topplyz的博客现有版本为18.1，在往17.1版本的quartus添加.v文件后，报了一个这样的错。已知程序很简单，只有一个pll的ip核和四个led闪烁的程序，所加程序为串口发送功能。最后在将ip核删除后，重新添加ip核，错误解决。
FPGA编译错误（一）: Verilog HDL Conditional Statement error at test.v(43): cannot match operand(s)
2021-08-25 12:55

xwqitian的博客关于Error (10200): Verilog HDL Conditional Statement error at test.v(43): cannot match operand(s) in the condition to the corresponding edges in the enclosing event control of the always construct问题...
没有解决我的问题, 去提问

问题事件

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
系统已结题 8月20日
关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
创建了问题 8月12日

10170 Verilog HDL syntax error at dsf.v(2) near text "l"； expecting "）"这个错误如何修改

0条回答 默认 最新

问题事件

0条回答默认最新