问题遇到的现象和发生背景
最近项目遇到的一个问题:
1.我的ARM主频300MHZ,分频给了CLK1为100MHZ,CLK1时钟源上面挂着SDRAM,以前SDRAM的CLK是75MHZ,现在被我提升到了100MHZ,达到CLK1的极限;现在情况是75HMZ的SDRAM读写正常(通过DMA),但100MHZ的SDRAM读写出了问题。例如写入0x5a5a0000,读出来0x5b5a0200。
我不知道是CLK1于SDRAM时钟到达极限问题,还是DMA的速率问题?
最近项目遇到的一个问题:
1.我的ARM主频300MHZ,分频给了CLK1为100MHZ,CLK1时钟源上面挂着SDRAM,以前SDRAM的CLK是75MHZ,现在被我提升到了100MHZ,达到CLK1的极限;现在情况是75HMZ的SDRAM读写正常(通过DMA),但100MHZ的SDRAM读写出了问题。例如写入0x5a5a0000,读出来0x5b5a0200。
我不知道是CLK1于SDRAM时钟到达极限问题,还是DMA的速率问题?
仅供参考: PCB 的设计对 SDRAM 读写稳定影响特别大。我经手过的一些板子由于 PCB 设计的原因 SDRAM 都需要降频使用才行。