在编码IIC模块时,用到了一个异步FIFO,上板加载程序跑的第一次没有问题,prog_full是低电平,复位后prog_full就一直是高电平了(这里是复位结束后不是复位中),之后不管怎么复位都无效,prog_full一直是高电平,求解答。
在编码IIC模块时,用到了一个异步FIFO,上板加载程序跑的第一次没有问题,prog_full是低电平,复位后prog_full就一直是高电平了(这里是复位结束后不是复位中),之后不管怎么复位都无效,prog_full一直是高电平,求解答。
收起
把代码和仿真激励代码贴出来看看
一般在复位时时钟不变会出现这个现象
比如一个时钟x是是经过 clk 分频计数器产生,这个计数器在复位时不变,时钟 x就在复位时不变。
还有可能是复位时间过短,异步FIFO复位需要多个时钟周期才能复位完成。
报告相同问题?