Mr·GE 2022-10-09 23:56 采纳率: 51.5%
浏览 11
已结题

verilog 语法问题

img


刚开始学习Verilog,图中这样的,为什么放在else和begin之间就是错误的,报的错误是

img


这是为什么啊?

  • 写回答

1条回答 默认 最新

  • 老皮芽子 2022-10-10 07:27
    关注

    放上面错误,else 逻辑后面只有这一条语句有效的执行了else 逻辑。
    放下面正确,else 逻辑后面这一堆语句均有效的执行了else 逻辑。

    本回答被题主选为最佳回答 , 对您是否有帮助呢?
    评论

报告相同问题?

问题事件

  • 系统已结题 10月18日
  • 已采纳回答 10月10日
  • 创建了问题 10月9日