AXI Bridge FOR PCIE subsystem无法上行数据怎么解决

Question

目前正在做一个PCIE的项目，需要fpga端主动向PC发送数据，采用的IP核为AXI Bridge FOR PCIE subsystem,此接口已经将原生pcie ip封装为axi接口。

我通过生成一个root complex 例程ip 和一个endpoint的 ip两个ip连接，能够实现上行和下行数据发送，但是上板验证的时候，只能下发数据，无法上行发送数据（fpga的axi接口的bresp返回值为2，代表没有写成功）。
请问上行数据需要对此IP进行特殊配置吗？还是说我上发的地址有问题？（PS:上行数据的地址是PC分配一个地址发送给FPGA，FPGA通过AXI接口向此地址写入数据）。

希望有用过AXI Bridge FOR PCIE subsystem 这个IP的朋友能帮忙解决下问题，可以有偿解决。