weixin_62539646 2022-10-12 23:48 采纳率: 77.1%
浏览 136
已结题

FPGA-四位表决器的verilog代码应该怎么写?

设计一个4变量多数表决器,在4个输入中,A代表2
B、C、D分别代表1,当输入数值大于或等于3时输出为高电平,否则,输出为低电平。

  • 写回答

1条回答 默认 最新

  • Fantasy237 2022-10-15 10:20
    关注

    情况不多的时候直接列真值表写case就可以了,在FPGA中会用一个LUT实现。
    加上拼接:
    case({A,B,C,D})
    4'b0000:

    本回答被题主选为最佳回答 , 对您是否有帮助呢?
    评论

报告相同问题?

问题事件

  • 已结题 (查看结题原因) 2月20日
  • 已采纳回答 2月20日
  • 修改了问题 10月13日
  • 创建了问题 10月12日

悬赏问题

  • ¥15 STM32无法向设备写入固件
  • ¥15 使用ESP8266连接阿里云出现问题
  • ¥15 BP神经网络控制倒立摆
  • ¥20 要这个数学建模编程的代码 并且能完整允许出来结果 完整的过程和数据的结果
  • ¥15 html5+css和javascript有人可以帮吗?图片要怎么插入代码里面啊
  • ¥30 Unity接入微信SDK 无法开启摄像头
  • ¥20 有偿 写代码 要用特定的软件anaconda 里的jvpyter 用python3写
  • ¥20 cad图纸,chx-3六轴码垛机器人
  • ¥15 移动摄像头专网需要解vlan
  • ¥20 access多表提取相同字段数据并合并