weixin_62539646 2022-10-12 23:48 采纳率: 77.8%
浏览 152
已结题

FPGA-四位表决器的verilog代码应该怎么写？

设计一个4变量多数表决器,在4个输入中,A代表2
B、C、D分别代表1,当输入数值大于或等于3时输出为高电平,否则,输出为低电平。

  • 写回答

1条回答 默认 最新

  • Fantasy237 2022-10-15 10:20
    关注

    情况不多的时候直接列真值表写case就可以了，在FPGA中会用一个LUT实现。
    加上拼接：
    case({A,B,C,D})
    4'b0000:

    本回答被题主选为最佳回答 , 对您是否有帮助呢?
    评论

报告相同问题？

问题事件

  • 已结题 （查看结题原因） 2月20日
  • 已采纳回答 2月20日
  • 修改了问题 10月13日
  • 创建了问题 10月12日