问题遇到的现象和发生背景
Verilog如何实现连续32bit位宽数据转为1bit位宽数据?
我的解答思路和尝试过的方法
数据如图所示，每个数据都是11110000111100001111000011110000，且为一个时钟周期，想要将其转变为32个1bit数据，依次输出。
实现：
1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0
每个0和1为一个时钟周期
我想要达到的结果
目前已经实现236个32bit数据的连续输出，但是想要将每个32bit数据转变为1bit，最后输出1bit*7552个数据。
