对几个子模块仿真没有问题,对顶层模块仿真时报错,modelsim出现的错误:error loading design,为什么?
关注
码龄 粉丝数 原力等级 --
- 被采纳
- 被点赞
- 采纳率
已结题
modelsim仿真的时候出现的错误:error loading design
收起
- 写回答
- 好问题 0 提建议
- 关注问题
微信扫一扫点击复制链接分享
- 邀请回答
- 编辑 收藏 删除
- 收藏 举报
0条回答 默认 最新
报告相同问题?
提交
- Z—一的博客 在出波形图时,发现了这个问题,找了很多解决方案,都不是我想要的,但看了好多解决方案,都是不匹配的问题,很好解决: 在setting→General里,找到Top-level entity,将它改成你的test beaches要加的文件名 ...
- 何道长的博客 modelsim仿真问题解决
- 2022-03-29 16:46Joseph Wen的博客 最近在学习FPGA的时候,在使用quartus与modelsim联合仿真时总是出现错误# Error: Error loading design #Pausing macro execution,如下图: 在网上查看了许多的博客,都不能解决我的问题,一一排除既不是因为...
- 2021-12-23 20:28爱吐槽的胡椒君的博客 quartus与modelsim联合仿真时出现错误# Error: Error loading design #Pausing macro execution,且无波形,如何解决
- 2023-08-03 16:19大葱BigOnion的博客 【出现问题】Vivado 与 ModelSim 联合仿真时出现 # Error loading design;2、将RAM的IP核的输出端口与rd_data相连接——>.doutb(rd_data);3、再将中间接口rd_data与输出端口po_data相连接;【问题背景】控制IP核对...
- 2020-08-23 02:33Dragon Young0225的博客 Modelsim是一个对用户相当不友好的软件,初次使用总是各种错误,这里选择一个常见问题(Error: error loading design)说明解决方案,不过要提前说明的是,这里只是部分解决方案,未必可以涵盖所有场景,仅供参考。...
- 2025-06-08 16:37cuff_link的博客 原来是原文件jifeiqi.v中定义的reset复位信号与testbench中定义的复位信号不一致(我写成了rst),将testbench中的rst改为reset后,再次仿真就...在用modelsim进行仿真时,出现如标题错误。翻遍CSDN,仍然无法解决。
- 2024-12-04 16:06yangyanliang001的博客 由于工作需求,本人一直在学习ISE软件,虽然没有现在Vivado和Quartus那么好用,但自己也学习了不少使用方法,其中就是困扰我很久的#error loading design问题。之前一直都是拿第一文件去替换,结果还是提示同样的...
- 2021-04-13 13:21Morsartist的博客 #error loading design,没有任何提示。 这时候,你可能需要做以下的事: 1.检查文件是否未被包含且未加入工程。 2.检查设计文件的端口声明与实例化时的端口是否一致。 3.检查设计文件的模块名是否与实例化时的模块...
- 2025-03-04 18:43leung_yyy的博客 Quartus II 13.0仿真波形出现Error loading design 报错
- 2023-02-21 00:20刀笔的博客 #Error loading design#的几种解决方案
- 向兴的博客 解决:使用quartusII和modelsim联合仿真调用fifo完成。
- 2023-09-15 09:27FPGA编外人员的博客 在两个没有例化对方的模块(其中有一个模块为顶层模块,假设为A.v,另一个为B.v)当中,若在测试文件tb中同时对两个模块例化时,modelsim开始仿真后会出现error loading design的情况,此时需要在quartusii中...
- 2022-03-23 21:12Borry.Li的博客 第一次使用Modelsim进行仿真,在元件文件和testbench文件都编译通过的情况下出现了,点击Simulate出现以下错误: **# Error loading design** 根据CSDN其它前辈的经验需要进行如下检查: 1.检查文件是否未被包含且未...
- 2018-06-19 17:10Huangshu0010的博客 相信优不少的同学在使用modelsim时有遇到过这样的问题,明明每一个设计文件都编译通过,但是还是出现这样一句话:error loading design。然后。。。。。就没有然后了,没有任何提示。这时候,你可能需要做以下的事:...
- 2023-02-03 19:21唐斐的博客 QuartusⅡ+Modelsim:error loading design错误
- 2024-06-20 22:16mugongjun的博客 modulesim,Error loading design,常见代码错误
- 每天都在努力睡觉的博客 也就是说每一次我们点击"Run Behavior Simulation"的时候,PDS都会自动生成一次这个./run_behav_simulate.tcl文件,所以就算我们这一次把这个文件修改了,我点击"Run Behavior Simulation"想让它再跑一次正确的仿真...
- 2021-07-05 14:02今天画板子了没的博客 #Error loading design #Error: Error loading design #Pausing macro execution #MACRO ./count19_run_msim_rtl_verilog.do PAUSED at line 12 quartus联合moselsim仿真时出现上述错误解决方案总结: 首先保证安装...
- 没有解决我的问题, 去提问