qq_58272240 2022-11-11 10:14 采纳率: 100%
浏览 79
已结题

Modelsim仿真不出来波形,不知道.v文件程序错在哪

课程实践,编写简单的模13奇数分频器
编写程序实在找不出来什么问题,但是仿真始终没有波形
这是分频器的代码

module fenpin13
(input clk,reset,
output wire cout);
reg [4:0]m,n;
reg cout1,cout2;
assign cout=cout1|cout2;
always @(posedge clk)
begin if(!reset) begin cout1<=0;m<=0;end
else
begin if(m==12) m<=0;else m<=m+1;
if(m<6) cout1<=1;else cout1<=0;
end
end
always @(posedge clk)
begin if(!reset) begin cout2<=0;n<=0;end
else begin
if(n==12) n<=0;else n<=n+1;
if(n<6) cout2<=1;else cout2<=0;end
end
endmodule

这是testbench文件的代码

`timescale 1ns/1ns
module fenpin13_tb;
reg clk,reset;
wire cout,cout1,cout2;
wire [4:0]m,n;
fenpin13 u1(clk,reset,cout);
parameter PERIOD=100;
initial
begin
reset=0;clk=0;
#40 reset=1;
forever
#(PERIOD/2) clk=~clk;
end
endmodule

最后运行modelsim始终无波形

img

本人是初学者,希望可以多指教,谢谢!

展开全部

  • 写回答

1条回答 默认 最新

  • 老皮芽子 2022-11-12 00:57
    关注

    1:fenpin13 奇数分频,需要用上升沿和下降沿分别计数分频后再合成
    第二个分频改用 always @(negedge clk)
    2:仿真部分,复位信号时间太短
    3:仿真部分,复位信号有效时要有时钟触发

    
    module fenpin13
    (
        input clk,reset,
        output wire cout
    );
    reg [4:0]m,n;
    reg cout1,cout2;
    assign cout=cout1|cout2;
    
    always @(posedge clk)
    begin
        if(!reset)
        begin
            cout1<=0;
            m<=0;
        end
        else
        begin
            if(m==12)    m<=0;
            else            m<=m+1;
    
            if(m<6)    cout1<=1;
            else    cout1<=0;
        end
    end
    
    always @(negedge clk)
    begin
        if(!reset)
        begin
            cout2<=0;
            n<=0;
        end
        else
        begin
            if(n==12)    n<=0;
            else        n<=n+1;
            if(n<6)    cout2<=1;
            else    cout2<=0;
        end
    end
    endmodule
    
    `timescale 1ns/1ns
    module fenpin13_tb;
    reg clk,reset;
    wire cout,cout1,cout2;
    wire [4:0]m,n;
    fenpin13 u1(clk,reset,cout);
    parameter PERIOD=100;
    initial
    begin
        reset=0;
        clk=0;
        #200 reset=1;
    end
    always
        #(PERIOD/2) clk=~clk;
    
    endmodule  
    
    

    展开全部

    本回答被题主选为最佳回答 , 对您是否有帮助呢?
    评论
编辑
预览

报告相同问题?

问题事件

  • 系统已结题 11月20日
  • 已采纳回答 11月13日
  • 创建了问题 11月11日

悬赏问题

  • ¥15 unity安卓打包出现问题
  • ¥15 爱快路由器端口更改错误导致无法访问
  • ¥20 安装catkin时遇到了如下问题请问该如何解决呢
  • ¥15 VAE模型如何输出结果
  • ¥15 编译python程序为pyd文件报错:{"source code string cannot contain null bytes"
  • ¥20 关于#r语言#的问题:广义加行模型拟合曲线后如何求拐点
  • ¥15 fluent设置了自动保存后,会有几个时间点不保存
  • ¥20 激光照射到四象线探测器,通过液晶屏显示X、Y值
  • ¥50 数据库开发问题求解答
  • ¥15 安装anaconda时报错
手机看
程序员都在用的中文IT技术交流社区

程序员都在用的中文IT技术交流社区

专业的中文 IT 技术社区,与千万技术人共成长

专业的中文 IT 技术社区,与千万技术人共成长

关注【CSDN】视频号,行业资讯、技术分享精彩不断,直播好礼送不停!

关注【CSDN】视频号,行业资讯、技术分享精彩不断,直播好礼送不停!

客服 返回
顶部